本发明专利技术公开一种基于JTAG协议的仿真装置，包括并行总线接口、JTAG接口、JTAG仿真处理IP核以及接口转换单元，JTAG仿真处理IP核的一端通过并行总线接口、接口转换单元连接调试主机，另一端通过JTAG接口连接目标芯片，JTAG仿真处理IP核通过并行总线接口、接口转换单元接收调试主机的调试数据，转换为JTAG数据后通过JTAG接口输出至目标芯片，以及JTAG仿真处理IP核通过JTAG接口接收目标芯片的JTAG数据，转换为符合并行总线协议的数据，经并行总线接口、通信接口转换单元输出至调试主机。本发明专利技术具有结构简单、能够基于IP核实现JTAG仿真功能、仿真速度快且通用性及可扩展性能强的优点。
【技术实现步骤摘要】
本专利技术涉及JTAG仿真
，尤其涉及一种基于JTAG协议的仿真装置。
技术介绍
芯片在设计、制造和封装过程中都有可能存在问题，由此带来的错误不但会影响整个芯片的性能或引起芯片的失效，还会影响芯片的开发效率和应用质量，因而为了保证芯片功能的正确性，必然还需要对芯片进行调试，调试的正确性和有效性对生产高质量的芯片至关重要。目前主流的调试方式是采用片上调试，即在处理器内部嵌入额外的控制模块，当满足了一定的触发条件时进入特殊的状态，在该特殊状态下应用程序停止运行，主机则通过仿真器访问芯片内部的各种资源。目前采用的仿真器主要有2种:一种是在线仿真器(InCircuit Emulator，ICE)，该在线仿真器作为专用的调试设备，需要配置专用于特定芯片的接头，以使得既可以用来监视芯片引脚的活动以及芯片的外部环境，又可以仿真芯片的运行，但是每种CHJ仿真时都需要一种与之对应的ICE，因而开发成本非常高；另外一种是JTAG仿真器(JTAG Emulator),也是目前应用最多的一种仿真器，JTAG为一种国际标准测试协议(IEEE-1149.1标准)，JTAG仿真器即采用JTAG接口，同时通过芯片提供的JTAG接口来进行调试，因此可以节省硬件的开销。JTAG仿真器执行仿真时，由JTAG仿真器连接调试主机和目标芯片，由目标芯片提供调试接口逻辑，该逻辑采用两级模式，分别为运行模式和调试模式，其中在运行模式下，调试结构不对芯片的运行进行控制，芯片系统正常工作；在调试模式下，芯片停止正常工作，转而接受调试接口发出的命令，此时仿真器可以读写目标芯片的内存和寄存器、控制程序的运行等。当想要通过JTAG控制目标芯片时，则必须要通过连接一个仿真器实现，但JTAG仿真器在应用时还存在以下问题:目前JTAG仿真器对数据流的处理方式上，一种方式是直接将主机的并口数据通过FPGA或者CPLD转换成JTAG数据，然后通过在主机端软件编程来控制来实现，这种方式速度慢，并且需要主机支持并口设备;还有一种方式是通过USB串口或者网口通信的仿真器，这种方式虽然速度快，但是通常是采用已成型的专用实体电路板，即采用集成电路板的形式，且由于目前仿真时通常只能采用在调试主机外再挂接一个仿真器的方法进行通信，而不同的仿真器和调试主机的接口协议也是不尽相同的，因而使用上并不便利、通用性能差，用户很难再集成扩展其他器件和功能。
技术实现思路
本专利技术要解决的技术问题就在于:针对现有技术存在的技术问题，本专利技术提供一种结构简单、能够基于IP核实现JTAG仿真功能、仿真速度快且通用性及可扩展性能强的基于JTAG协议的仿真装置。为解决上述技术问题，本专利技术提出的技术方案为:一种基于JTAG协议的仿真装置，包括并行总线接口、JTAG接口、JTAG处理IP核以及用于接口逻辑转换的接口转换单元，所述JTAG处理IP核的一端通过所述并行总线接口、接口转换单元连接调试主机，另一端通过所述JTAG接口连接目标芯片，所述JTAG处理IP核通过所述并行总线接口接收调试主机的调试数据，转换为JTAG控制数据后通过所述JTAG接口输出至目标芯片，以及所述JTAG处理IP核通过所述JTAG接口接收目标芯片的JTAG数据，转换为符合并行总线协议的数据后通过所述并行总线接口、接口转换单元输出至调试主机。作为本专利技术的进一步改进:所述JTAG处理IP核包括用于接入并行调试数据、输出并行仿真数据的数据接口模块、用于执行JTAG协议转换的JTAG转换模块、用于执行数据串并转换的数据转换模块、以及用于对数据进行缓存的存储缓冲模块，所述数据接口模块通过所述JTAG转换模块与所述数据转换模块连接，所述存储缓冲模块分别与所述数据接口模块、数据转换模块连接。作为本专利技术的进一步改进:所述JTAG转换模块包括相互连接的处理单元以及状态控制单元，所述处理单元根据所述调试数据配置JTAG协议信号，所述状态控制单元根据所述处理单元的配置产生对应JTAG协议信号作为JTAG控制数据。作为本专利技术的进一步改进:所述处理单元包括用于配置JTAG协议信号的状态的控制寄存器、用于配置JTAG协议中串行数据移位次数的移位次数寄存器、用于指定串行数据的链路属性和控制启动数据传输的命令寄存器，以及用于缓存读出、写入数据的读写缓冲寄存器，通过配置上述各寄存器配置JTAG协议信号。作为本专利技术的进一步改进:所述处理单元配置时，通过配置控制寄存器或者命令寄存器以配置为JTAG协议信号静态输出状态，或根据读写操作类型通过分别配置控制寄存器、移位次数寄存器、命令寄存器以及读写缓冲寄存器以配置为JTAG协议信号动态数据状??τ O作为本专利技术的进一步改进:所述状态控制单元包括TMS状态机，所述TMS状态机按照JTAG协议中TAP控制器状态机的时序产生JTAG协议信号。作为本专利技术的进一步改进:当启动一次数据操作时，所述状态控制单元接收启动命令启动内部的TMS状态机，所述TMS状态机根据所述处理单元的配置按照JTAG协议进行状态转换，并当状态处于移位状态时，产生数据移位的状态信号发送给数据转换模块。作为本专利技术的进一步改进:所述数据转换模块包括读写移位寄存器、计数器以及用于控制与所述存储缓冲模块之间数据传输的传输控制单元，所述读写移位寄存器由所述计数器控制执行读写数据的串行移位传输。作为本专利技术的进一步改进:所述读写移位寄存器接收状态控制单元发送的移位信号时，采样输入数据进行移位操作并输出启动信号至所述计数器;所述计数器接收读写移位寄存器的启动信号开始计数，计数完成后输出计数完成信号至所述传输控制功能单元；所述传输控制功能单元接收到计数完成信号后，控制将读写移位寄存器中数据读出或写入存储缓冲模块，并控制启动下一次移位，直至移位信号无效。作为本专利技术的进一步改进:所述存储缓冲模块包括单端口RAM体以及存储控制器。与现有技术相比，本专利技术的优点在于: I)本专利技术基于JTAG协议的仿真装置，以IP核的形式实现JTAG仿真器的功能，以将JTAG仿真器IP化，从而使用该IP核就能够完成仿真器的功能，实现对JTAG仿真器的替换，使得JTAG仿真器不再局限于电路板的形式，而是可以作为IP核集成到SOC上或用户的FPGA中，有效提高了仿真器的集成度；同时还提供了通用的并行接口和JTAG接口，因而基于本实施例仿真装置的IP核可以方便的进行各种应用扩展，大大提高了仿真装置的通用性和便利性； 2)本专利技术基于JTAG协议的仿真装置，结合JTAG处理IP核能够将符合并行总线协议的数据转换成符合标准的JTAG协议的数据，输出控制目标芯片的JTAG控制数据;同时，JTAG处理IP核还能够将目标芯片输出的JTAG数据转换成并行数据后通过总线输出，实现调试主机与目标芯片之间命令和数据的交换，完成JTAG仿真器的功能，且传输结构简单，可以有效的提高JTAG串行数据的传输速率； 3)本专利技术基于JTAG协议的仿真装置，JTAG处理IP核具体通过一套数字逻辑电路实现，IP核的整个逻辑使用硬件描述语言实现，无需依赖实体电路板实现仿真器功能，能够方便的集成到FPGA、ASIC等芯片的设计中，便于使用以及配置； 4)本专利技术基于JTAG协议的仿真装置，在并行总线协议的基础上，只需要添加一端本文档来自技高网...
【技术保护点】
一种基于JTAG协议的仿真装置，其特征在于：包括并行总线接口、JTAG接口、JTAG处理IP核（1）以及用于接口逻辑转换的接口转换单元，所述JTAG处理IP核（1）的一端通过所述并行总线接口、接口转换单元连接调试主机，另一端通过所述JTAG接口连接目标芯片，所述JTAG处理IP核（1）通过所述并行总线接口、接口转换单元接收调试主机的调试数据，转换为JTAG控制数据后通过所述JTAG接口输出至目标芯片，以及所述JTAG处理IP核（1）通过所述JTAG接口接收目标芯片的JTAG数据，转换为符合并行总线协议的数据后通过所述并行总线接口、接口转换单元输出至调试主机。
【技术特征摘要】
【专利技术属性】
技术研发人员：扈啸，蒲伟，陈跃跃，郭阳，张世亮，王磊，肖珊，唐玉婷，谢春辉，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：湖南;43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。