本发明专利技术提供了一种GaN HEMT器件非合金欧姆接触的制作方法。其包括在Si衬底上依次形成GaN缓冲层、GaN沟道层和AlGaN势垒层；在AlGaN势垒层表面沉积SiO2介质，并在SiO2介质上覆盖掩膜层，采用光刻工艺在掩膜层上形成欧姆接触区域和非欧姆接触区域，其中，欧姆接触区域位于非欧姆接触区域两侧；对露出在欧姆接触区域内的SiO2介质进行刻蚀，以形成嵌入GaN沟道层内部的沟槽；在沟槽中生长n+GaN掺杂层；去除掩膜层和SiO2介质；在欧姆接触区域和非欧姆接触区域上沉积与GaN材料的功函数对应的欧姆接触金属层。本发明专利技术能够避免高温退火对GaN晶格带来的损伤。
【技术实现步骤摘要】
本专利技术涉及半导体器件
，特别是涉及一种。
技术介绍
硅基芯片经历几十年发展，Si基CMOS器件尺寸不断缩小，其频率性能却不断提高，当特征尺寸达到25nm时，其f τ可达490GHz。但Si材料的Johnson优值仅为0.5THzV，而尺寸的缩小使Si基CMOS器件的击穿电压远小于IV，这极大地限制了硅基芯片在超高速数字领域的应用。近年来，人们不断地寻找Si材料的替代品，由于宽禁带半导体氮化镓(GaN)材料具有超高的Johnson优值(可达到5THzV)，其器件沟道尺寸达到1nm量级时，击穿电压仍能保持在1V左右，因此，GaN材料已逐渐引起国内外广泛的重视。随着，GaN材料在要求高转换效率和精确阈值控制、宽带、大动态范围的电路(如超宽带ADC、DAC)数字电子领域具有广阔和特殊的应用前景，GaN基逻辑器件已成为近几年超高速半导体领域研究的热点，正成为Si基CMOS高速电路在数模和射频电路领域的后续发展中的有力竞争者，是国家重点支持的尖端技术，堪称信息产业的“心脏”。目前，常规GaN器件由于GaN帽层的功函数较高，如果无法实现良好的欧姆接触，将导致器件功率衰退严重，为了解决这一问题，，业界通常采用高温退火方式来实现欧姆接触。然而，高温退火方式的温度达到850度，这么高的温度会对GaN晶格带来损伤，引起GaN器件的漏电和电流崩塌现象，影响了 GaN器件的可靠性。因此，常规GaN器件的欧姆接触实现方式是阻碍GaN器件性能提高和实际应用的主要瓶颈。
技术实现思路
本专利技术主要解决的技术问题是提供一种GaNHEMT器件非合金欧姆接触的制作方法，能够避免高温退火对GaN晶格带来的损伤。为解决上述技术问题，本专利技术采用的一个技术方案是:提供一种GaNHEMT器件非合金欧姆接触的制作方法，包括:在Si衬底上由下而上依次形成GaN缓冲层、GaN沟道层和AlGaN势皇层，其中，所述GaN沟道层和AlGaN势皇层之间形成有二维电子气;在所述AlGaN势皇层表面沉积S12介质，并在所述S12介质上覆盖掩膜层，采用光刻工艺在所述掩膜层上形成欧姆接触区域和非欧姆接触区域，其中，所述欧姆接触区域位于所述非欧姆接触区域两侦L对露出在所述欧姆接触区域内的S12介质进行刻蚀，以形成嵌入所述GaN沟道层内部的沟槽;在所述沟槽中生长n+GaN掺杂层;去除所述掩膜层和所述S12介质；在所述欧姆接触区域和所述非欧姆接触区域上沉积与GaN材料的功函数对应的欧姆接触金属层。优选地，所述n+GaN掺杂层的掺杂浓度为I X 1019_5X 1019。优选地，所述欧姆接触金属层为单层或多层结构。优选地，所述去除所述掩膜层和所述S12介质中，所述掩膜层和所述S12介质采用缓冲氧化蚀刻剂BOE溶液进行腐蚀。优选地，所述S12介质采用等离子体增强化学气相沉积法PECVD工艺沉积得到。优选地，所述S12介质采用电感耦合等离子体ICP工艺进行刻蚀。优选地，所述n+GaN掺杂层采用金属有机化合物沉积MOCVD工艺生长。区别于现有技术的情况，本专利技术的有益效果是:1.可以提高GaN HEMT器件的可靠性。2.可以减少欧姆接触部分的表面和边缘的粗糙度，有利于后续工艺。3.由于n+GaN掺杂层的存在，欧姆接触电阻会比常规高温退火实现的欧姆接触电阻小一个数量级。4.n+GaN掺杂层可以给GaN沟道层提供压应力，有效提高沟道中二维电子气的浓度。【附图说明】图1是本专利技术实施例GaNHEMT器件非合金欧姆接触的制作方法的流程示意图。图2-图7是采用本专利技术实施例的制作方法制作GaNHEMT器件的制作过程示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。参见图1，是本专利技术实施例GaNHEMT器件非合金欧姆接触的制作方法的示意图。本实施例的包括以下步骤:SI:在Si衬底上由下而上依次形成GaN缓冲层、GaN沟道层和AlGaN势皇层，其中，GaN沟道层和AlGaN势皇层之间形成有二维电子气。其中，如图2所示，Si衬底l、GaN缓冲层2、GaN沟道层3和AlGaN势皇层4为依次层叠的结构，二维电子气31形成在GaN沟道层3和AlGaN势皇层4之间。GaN沟道层3与AlGaN势皇层4会形成AlGaN/GaN异质结。S2:在AlGaN势皇层表面沉积S12介质，并在S12介质上覆盖掩膜层，采用光刻工艺在掩膜层上形成欧姆接触区域和非欧姆接触区域，其中，欧姆接触区域位于非欧姆接触区域两侧。其中，如图3所示，S12介质5露出在欧姆接触区域61内，而3^欧姆接触区域62内的S12介质5被掩膜层6覆盖，欧姆接触区域61位于边缘位置，非欧姆接触区域62位于中间位置。可选地，Si02介质5米用PECVD(Plasma Enhanced Chemical Vapor Deposit1n，等离子体增强化学气相沉积法)工艺沉积得到。掩膜层6的材料可以为光刻胶。S3:对露出在欧姆接触区域内的S12介质进行刻蚀，以形成嵌入GaN沟道层内部的沟槽。其中，如图4所示，沟槽21深入GaN沟道层3内部。可选地，S12介质5采用ICP(Inductively Coupled Plasma，电感親合等离子体)工艺进行刻蚀。S4:在沟槽中生长n+GaN掺杂层。其中，如图5所示，n+GaN掺杂层7生长在沟槽21中，n+GaN掺杂层7的高度与AlGaN势皇层 4 平齐。可选地，n+GaN 惨杂层 7 米用 MOCVD(Metal_organic Chemical VaporDeposit1n，金属有机化合物沉积)工艺生长，并且在生长是采用自对准技术。n+GaN掺杂层7可以给后续在n+GaN掺杂层7上形成的源极和漏极区域提供隧穿电子，形成非合金欧姆接触。并且，n+GaN掺杂层7可以对沟道形成压应力，从而提高二维电子气的浓度。在本实施例中，n+GaN掺杂层7为高掺杂，其掺杂浓度可以为I X 1019_5X 1019。S5:去除掩膜层和S12介质。其中，如图6所示，掩膜层6和S12介质5被去除后，完全露出n+GaN掺杂层7和AlGaN势皇层4。可选地，在去除掩膜层6和S12介质5步骤中，掩膜层6和S12介质5采用BOE(缓冲氧化蚀刻剂)溶液进行腐蚀。S6:在欧姆接触区域和非欧姆接触区域上沉积与GaN材料的功函数对应的欧姆接触金属层。其中，如图7所示，欧姆接触金属层41覆盖n+GaN掺杂层7和AlGaN势皇层4。可选地，欧姆接触金属层41为单层或多层结构，例如为Ti/Al/Ni/Au结构。通过上述方式，本专利技术实施例的GaNHEMT器件非合金欧姆接触的制作方法通过在沟槽中再生长n+GaN掺杂层的方式，只需要低温退火即可形成良好的欧姆接触，从而能够避免高温退火对GaN晶格带来的损伤，可以提高GaN HEMT器件的可靠性，提高沟道二维电子气的浓度，为更大规模、更复杂的数字与射频电路集成奠定了良好基础，具有易于实现、成本低和可靠性强等优点，易于在微波、毫米波化合物半导体电路制作中采用和推广。以上所述仅本文档来自技高网...
【技术保护点】
一种GaN HEMT器件非合金欧姆接触的制作方法，其特征在于，包括：在Si衬底上由下而上依次形成GaN缓冲层、GaN沟道层和AlGaN势垒层，其中，所述GaN沟道层和AlGaN势垒层之间形成有二维电子气；在所述AlGaN势垒层表面沉积SiO2介质，并在所述SiO2介质上覆盖掩膜层，采用光刻工艺在所述掩膜层上形成欧姆接触区域和非欧姆接触区域，其中，所述欧姆接触区域位于所述非欧姆接触区域两侧；对露出在所述欧姆接触区域内的SiO2介质进行刻蚀，以形成嵌入所述GaN沟道层内部的沟槽；在所述沟槽中生长n+GaN掺杂层；去除所述掩膜层和所述SiO2介质；在所述欧姆接触区域和所述非欧姆接触区域上沉积与GaN材料的功函数对应的欧姆接触金属层。
【技术特征摘要】
【专利技术属性】
技术研发人员：黎明，陈汝钦，
申请(专利权)人：成都海威华芯科技有限公司，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。