一种窄带频率信号发生器制造技术

本实用新型专利技术涉及一种窄带频率信号发生器，其包括：FPGA芯片；与所述FPGA芯片连接的第一信号处理电路；与所述FPGA芯片连接的第二信号处理电路；以及与所述第一信号处理电路以及第二信号处理电路连接的DSB调幅电路，其接收所述伪噪声信号以及单频正弦信号，并将该伪噪声信号的频谱搬移至所述单频正弦信号的频率处，以产生频率带宽与所述带宽参数一致、中心频率与所述频率参数一致的窄带频率信号。本实用新型专利技术结构简单、操作方便，有效地提高了系统的可靠性与稳定性，并且大大降低了系统成本，同时，本实用新型专利技术产生的信号稳定、杂散少；当用于质子加速器慢引出RFKO系统时可以有效地保证引出束流的稳定性。

【技术实现步骤摘要】

本技术涉及一种窄带频率信号的发生装置，尤其涉及一种适用于医用加速器慢弓I出RFKO(RF-knockout，高频剔除)系统中的窄带频率信号发生器。
技术介绍
质子束在人体内的能量呈现Bragg峰特性，这使得在各种放射治疗癌症的方法中质子束治疗相较于常规的治疗方法有其独特的优势。近几年来，随着加速器技术的发展，用于治疗肿瘤的质子加速器得到了迅速的发展。质子加速器的束流引出方案多采用共振慢引出的方式，这种引出方案具有引出效率高，引出束流品质好的优点。共振慢引出的原理是调节束流参数使其处于临界值，然后通过外加横向RFKO电场激励干扰使部分粒子进入不稳定区从而被引出。RFKO慢引出的重要优点是引出过程质子加速器的磁铁聚焦结构参数不需要改变。外加的横向激励干扰是通过外加激励信号实现的。激励信号是一定带宽特定中心频率的窄带信号，它可以通过对特定带宽内的噪声信号进行频谱搬移实现。考虑到噪声信号中包含了较多的频谱成分，因此可以在噪声信号的基础上对其进行处理得到所需要的窄带频率信号。在现有技术中，对于激励信号的生成通常可以采用外置DDS芯片实现(例如作者K.Mizushima，S.Sato，T.Shirai ,T.Furukawa的文南犬 “Development of beam currentcontrol system in RF-knockout slow extract1n”(Nuclear Instruments andMethods in Physics Research B)，作者童金的文献“基于FPGA和DDS的质子同步加速器共振慢引出信号源研制”)。这种方式是一种直接信号生成方式，且生成线性扫频正弦信号。这种方式虽然实现方便，但是这种方式生成的正弦信号频谱规则且较纯净，而由加速器物理设计可知，窄带内频谱成分多且无规律的干扰能更好的提高引出效率，因此，采用这种方式正弦信号频谱使得引出效率较低。而且，线性扫频方案中当需要改变输出信号的参数时需要通过SPI总线通信改变DDS的控制寄存器内容，因此受SPI通信速率的影响，这种方式无法做到输出信号参数改变的实时快速响应。
技术实现思路
为了解决上述现有技术存在的问题，本技术旨在提供一种窄带频率信号发生器，以为医用加速器慢引出系统提供可实施更新参数的窄带频率信号，并且提高引出效率。本技术所述的一种窄带频率信号发生器，其包括:FPGA芯片，其包括:第一锁相环，其接收外围输入的带宽参数，并输出第一时钟信号；与所述第一锁相环连接的预存有伪噪声信号幅度信息的第一R0M，其接收所述第一时钟信号并输出与其对应的伪噪声信号幅度序列值；第二锁相环，其接收外围输入的频率参数，并输出第二时钟信号；与所述第二锁相环连接的相位累加器，其接收所述第二时钟信号，并输出对应的单频正弦信号相位序列值；以及与所述相位累加器连接的预存有正弦信号的相位幅度对应信息的第二R0M，其接收所述单频正弦信号相位序列值，并输出与其对应的单频正弦信号幅度序列值；与所述FPGA芯片连接的第一信号处理电路，其接收所述伪噪声信号幅度序列值并输出相应的伪噪声信号；与所述FPGA芯片连接的第二信号处理电路，其接收所述单频正弦信号幅度序列值并输出相应的单频正弦信号；以及与所述第一信号处理电路以及第二信号处理电路连接的DSB调幅电路，其接收所述伪噪声信号以及单频正弦信号，并将该伪噪声信号的频谱搬移至所述单频正弦信号的频率处，以产生频率带宽与所述带宽参数一致、中心频率与所述频率参数一致的窄带频率信号。在上述的窄带频率信号发生器中，所述第一信号处理电路包括:与所述第一ROM连接的第一数模转换器，其接收所述伪噪声信号幅度序列值，并将该伪噪声信号幅度序列值转换为第一模拟信号；以及与所述第一数模转换器连接的第一低通滤波器，其对所述第一模拟信号进行滤波，并输出所述伪噪声信号。在上述的窄带频率信号发生器中，所述第一低通滤波器为两阶RC低通滤波器。在上述的窄带频率信号发生器中，所述第二信号处理电路包括:与所述第二ROM连接的第二数模转换器，其接收所述单频正弦信号幅度序列值，并将该单频正弦信号幅度序列值转换为第二模拟信号；以及与所述第二数模转换器连接的第二低通滤波器，其对所述第二模拟信号进行滤波，并输出所述单频正弦信号。在上述的窄带频率信号发生器中，所述第二低通滤波器为两阶LC低通滤波器。在上述的窄带频率信号发生器中，所述DSB调幅电路包括:变压器，其初级线圈两端接收所述单频正弦信号，其次级线圈两端分别连接至第一二极管的正极以及第二二极管的负极，且该次级线圈中心抽头并分别接收所述伪噪声信号以及通过第一电容接地；并联在所述第一二极管两端的第二电容；并联在所述第二二极管两端的第三电容；连接在所述第一二极管的负极以及第二二极管的正极之间的第一电阻；以及串联在所述第一二极管的负极以及第二二极管的正极之间的第二电阻和第三电阻，该第二电阻和第三电阻的相连端连接至所述第一电阻，并输出所述窄带频率信号。由于采用了上述的技术解决方案，本技术采用了基于噪声与幅度调制的原理，通过在一块FPGA芯片中集成传统DDS芯片的核心部件，即相位累加器以及ROM(只读存储器)，并配合用于在芯片内部产生时钟信号的锁相环，从而获得伪噪声信号幅度序列值以及单频正弦信号幅度序列值，然后通过外置的两路信号处理电路，分别对上述幅度序列值进行数模转换以及滤波处理，以获得伪噪声信号以及单频正弦信号，最后以伪噪声信号为调制信号，单频正弦信号为载波信号，通过DSB调幅电路实现频谱搬移，从而获得所需的窄带频率信号，通过这种窄带内频谱成分类似噪声频谱的信号来提高引出效率。本技术不仅有效提高了时钟频率，加快了系统响应速度，并且如果要修改最终输出的窄带频率信号的参数只需要一个时钟周期即可，由此即可可靠性高且实时地更新输出信号的参数。本技术结构简单、操作方便，有效地提高了系统的可靠性与稳定性，并且大大降低了系统成本，同时，本技术产生的信号稳定、杂散少；当用于质子加速器慢引出RFKO系统时可以有效地保证引出束流的稳定性。【附图说明】图1是本技术一种窄带频率信号发生器的结构框图；图2是本技术中FPGA芯片的内部结构框图；图3是本技术中DSB调幅电路的结构不意图；图4是本技术中伪噪声信号、单频正弦信号以及经DSB调幅电路频谱搬移后获得的窄带频率信号的波形示意图。【具体实施方式】下面结合附图，给出本技术的较佳实施例，并予以详细描述。如图1所示，本技术，即一种窄带频率信号发生器，其包括:FPGA芯片1、分别与FPGA芯片I连接的第一信号处理电路2和第二信号处理电路3，以及同时与第一信号处理电路2和第二信号处理电路3连接的DSB调幅电路4(即，抑制载波的双边带调幅电路)。具体来说，如图2所示，FPGA芯片1(在本实施例中，采用FPGA Cyclone IV芯片)包括:第一锁相环ii(PLL I)，其接收外围输入(例如通过上位机10输入)的带宽参数，并输出第一时钟信号；与第一锁相环11连接的预存有伪噪声信号幅度信息的第一ROM 12，其接收第一时钟信号并输出与其对应的伪噪声信号幅度序列值；第二锁相环13(PLL2)，其接收外围输入(例如通过上本文档来自技高网...

【技术保护点】
一种窄带频率信号发生器，其特征在于，所述发生器包括：FPGA芯片，其包括：第一锁相环，其接收外围输入的带宽参数，并输出第一时钟信号；与所述第一锁相环连接的预存有伪噪声信号幅度信息的第一ROM，其接收所述第一时钟信号并输出与其对应的伪噪声信号幅度序列值；第二锁相环，其接收外围输入的频率参数，并输出第二时钟信号；与所述第二锁相环连接的相位累加器，其接收所述第二时钟信号，并输出对应的单频正弦信号相位序列值；以及与所述相位累加器连接的预存有正弦信号的相位幅度对应信息的第二ROM，其接收所述单频正弦信号相位序列值，并输出与其对应的单频正弦信号幅度序列值；与所述FPGA芯片连接的第一信号处理电路，其接收所述伪噪声信号幅度序列值并输出相应的伪噪声信号；与所述FPGA芯片连接的第二信号处理电路，其接收所述单频正弦信号幅度序列值并输出相应的单频正弦信号；以及与所述第一信号处理电路以及第二信号处理电路连接的DSB调幅电路，其接收所述伪噪声信号以及单频正弦信号，并将该伪噪声信号的频谱搬移至所述单频正弦信号的频率处，以产生频率带宽与所述带宽参数一致、中心频率与所述频率参数一致的窄带频率信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：永芳，谷鸣，袁启兵，童金，周孝轩，吴勇华，
申请(专利权)人：中国科学院上海应用物理研究所，
类型：新型
国别省市：上海;31