具有单层栅极的非易失性存储装置制造方法及图纸

一种非易失性存储装置包括：有源区域，在第一方向上延伸；第一单层栅极，与所述有源区域交叉并且在第二方向上延伸；第二单层栅极，与所述有源区域交叉并且在所述第二方向上延伸；以及选择栅极，与所述有源区域交叉。所述选择栅极包含：第一选择栅极主线和第二选择栅极主线，其与所述有源区域交叉以与所述第一单层栅极和第二单层栅极平行；选择栅极互连线，将所述第一选择栅极主线的第一端连接至所述第二选择栅极主线的第一端；以及选择栅极延伸部，其从所述选择栅极互连线的一部分延伸以被设置在所述第一单层栅极和第二单层栅极的第一端之间。

【技术实现步骤摘要】
【专利说明】具有单层栅极的非易失性存储装置相关申请的交叉引用本申请要求于2014年10月31日向韩国知识产权局申请的韩国申请案号10-2014-0150677的优先权，所述韩国申请的全部公开内容通过引用合并于此。
本公开内容的实施例涉及非易失性(nonvolatile)存储装置，并且更具体而言涉及具有单层栅极的非易失性存储装置。
技术介绍
非易失性存储装置是即使在其电源供应被中断时仍然保持所储存的数据的存储装置。非易失性存储装置的各种单元结构以及各种单元阵列设计已经被提出以改善其性能。非易失性存储装置的典型的单位存储单元利用一种堆叠的栅极结构。这一结构包含依序地堆叠在半导体基板上的栅极绝缘层(被称为隧道绝缘层)、浮动栅极、栅极间的电介质层、以及控制栅极。由于电子系统随着新的制造技术的发展而变得更小，因此片上系统(SOC)产品已经有演进，而且在高性能的数字系统中变得很重要。所述SOC产品的每一个可包含在单一芯片中执行各种功能的多个半导体装置。例如，所述SOC产品可包含被整合在单一芯片中的至少一个逻辑装置以及至少一个存储装置。因此，嵌入式非易失性存储装置的制造技术可能是将所述非易失性存储装置嵌入于所述SOC产品中所需的。为了将所述非易失性存储装置嵌入于所述SOC产品中，非易失性存储装置的制程技术必须是与内含在所述SOC产品中的逻辑装置的制程技术相容的。一般而言，逻辑装置是采用具有单一栅极结构的晶体管，然而非易失性存储装置是采用具有一种例如是双栅极结构的堆叠的栅极结构的单元晶体管。因此，制造包含非易失性存储装置及逻辑装置的SOC产品可能会需要复杂的制程技术。于是，采用单层栅极单元结构的非易失性存储装置作为用于嵌入式非易失性存储装置的候选是非常有吸引力的。换言之，用于制造逻辑装置的互补金属氧化物半导体(CMOS)制程技术可以轻易地应用到采用单层栅极的非易失性存储装置的制造。因此，当SOC产品被设计以包含采用单层栅极单元结构的非易失性存储装置时，所述SOC产品可以轻易地利用CMOS制程技术来加以制造。
技术实现思路
各种实施例针对具有单层栅极的非易失性存储装置。根据一个实施例，一种非易失性存储装置包括:有源区域，在第一方向上延伸；第一单层栅极，与所述有源区域交叉并且在第二方向上延伸；第二单层栅极，与所述有源区域交叉以与所述第一单层栅极在所述第一方向上间隔开，并且在所述第二方向上延伸；以及选择栅极，与所述有源区域交叉。所述选择栅极包含:第一选择栅极主线和第二选择栅极主线，其与所述有源区域交叉以与所述第一单层栅极和第二单层栅极平行；选择栅极互连线，其将所述第一选择栅极主线的第一端连接至所述第二选择栅极主线的第一端；以及选择栅极延伸部，其从所述选择栅极互连线的一部分延伸以被设置在所述第一单层栅极和第二单层栅极的第一端之间。所述第一选择栅极主线处于所述第一单层栅极的与所述第二单层栅极相对的侧边，并且所述第二选择栅极主线处于所述第二单层栅极的与所述第一单层栅极相对的侧边。根据另一个实施例，一种非易失性存储装置包括:有源区域，在第一方向上延伸；第一单层栅极，与所述有源区域交叉并且在第二方向上延伸；第二单层栅极，与所述有源区域交叉以与所述第一单层栅极在所述第一方向上间隔开，并且在所述第二方向上延伸；以及选择栅极，其与所述有源区域交叉。所述选择栅极包含第一选择栅极主线和第二选择栅极主线，其与所述有源区域交叉以与所述第一单层栅极和第二单层栅极平行；第一选择栅极互连线，将所述第一选择栅极主线的第一端连接至所述第二选择栅极主线的第一端；第二选择栅极互连线，将所述第一选择栅极主线的第二端连接至所述第二选择栅极主线的第二端；第一选择栅极延伸部，从所述第一选择栅极互连线的一部分延伸以被设置在所述第一单层栅极与第二单层栅极的第一端之间；以及第二选择栅极延伸部，从所述第二选择栅极互连线的一部分延伸以被设置在所述第一单层栅极与第二单层栅极的第二端之间。所述第一选择栅极主线处于所述第一单层栅极的与所述第二单层栅极相对的侧边，并且所述第二选择栅极主线处于所述第二单层栅极的与所述第一单层栅极相对的侧边。根据又一个实施例，一种非易失性存储装置包括:有源区域，在第一方向上延伸；第一单层栅极，与所述有源区域交叉并且在第二方向上延伸；第二单层栅极，与所述有源区域交叉以与所述第一单层栅极在所述第一方向上间隔开，并且在所述第二方向上延伸；以及第一选择栅极和第二选择栅极，与所述有源区域交叉。所述第一选择栅极包含第一选择栅极主线，与所述有源区域交叉以与所述第一单层栅极平行；第一选择栅极延伸部，其被设置在所述第一单层栅极与第二单层栅极的第一端之间；以及第一选择栅极互连线，将所述第一选择栅极主线的第一端连接至所述第一选择栅极延伸部的第一端。所述第二选择栅极包含第二选择栅极主线，与所述有源区域交叉以与所述第二单层栅极平行；第二选择栅极延伸部，其被设置在所述第一单层栅极与第二单层栅极的第二端之间；以及第二选择栅极互连线，将所述第二选择栅极主线的第一端连接至所述第二选择栅极延伸部的第一端。所述第一选择栅极主线处于所述第一单层栅极的与所述第二单层栅极相对的侧边，并且所述第二选择栅极主线处于所述第二单层栅极的与所述第一单层栅极相对的侧边。【附图说明】本公开内容的实施例在参照附图以及相应的详细说明下将会变得更明显，其中:图1是示出根据一实施例的一种非易失性存储装置的单位单元的布局图；图2是沿着图1的1-1 ’线所截取的横截面图；图3是沿着图1的I1-1I ’线所截取的横截面图；图4是在图1中所示的单位单元的等效电路；图5是示出在图4中所示的单位单元的编程操作的电路图；图6是示出在图4中所示的单位单元的擦除操作的电路图；图7是示出在图4中所示的单位单元的读取操作的电路图；图8是示出根据另一个实施例的一种非易失性存储装置的单位单元的布局图；图9是沿着图8的II1-1II’线所截取的横截面图；图10是沿着图8的IV -1V’线所截取的横截面图；图11是沿着图8的V - V’线所截取的横截面图；图12是在图8中所示的单位单元的等效电路；图13是示出根据又一个实施例的一种非易失性存储装置的单位单元的布局图；图14是沿着图13的V1- VI’线所截取的横截面图；图15是沿着图13的VI1- W线所截取的横截面图；图16是沿着图13的VID - VT线所截取的横截面图；图17是在图13中所示的单位单元的等效电路；图18是示出在图17中所示的单位单元的编程操作的电路图；图19是示出在图17中所示的单位单元的擦除操作的电路图；以及图20是示出在图17中所示的单位单元的读取操作的电路图。【具体实施方式】当非易失性存储装置的单位单元是利用单层栅极设计而被实现时，一种阵列控制栅极(ACG)可能是在单层浮动栅极处感应耦合电压所需的。一般而言，ACG可被形成在基板中，以与被设置在基板上的单层浮动栅极重叠。在此例中，单位单元应该被设计成使得在单层浮动栅极与ACG之间的重叠面积大于特定值。这是因为随着在单层浮动栅极与ACG之间的重叠面积增加，单位单元的親合率(coupling rat1)会增高，以改善单位单元的性能。然而，随着在单层浮动栅极与ACG之间的重叠面积增加，单位单元占用的平面面积也可能本文档来自技高网...

【技术保护点】
一种非易失性存储装置，包括：有源区域，在第一方向上延伸；第一单层栅极，与所述有源区域交叉并且在第二方向上延伸；第二单层栅极，与所述有源区域交叉以与所述第一单层栅极在所述第一方向上间隔开，并且在所述第二方向上延伸；以及选择栅极，包含：第一选择栅极主线和第二选择栅极主线，其与所述有源区域交叉以与所述第一单层栅极和第二单层栅极平行；选择栅极互连线，其将所述第一选择栅极主线的第一端连接至所述第二选择栅极主线的第一端；以及选择栅极延伸部，其从所述选择栅极互连线的一部分延伸以被设置在第一单层栅极和第二单层栅极的第一端之间，其中所述第一选择栅极主线处于所述第一单层栅极的与所述第二单层栅极相对的侧边；以及其中所述第二选择栅极主线处于所述第二单层栅极的与所述第一单层栅极相对的侧边。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：金正勋，朴圣根，金南润，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR