一种基于端系统网络数据安全性提升方法技术方案

本发明专利技术属于计算机通信领域，公开了一种基于端系统网络数据安全性提升方法，待发数据从发送端到接收端需经过主机到端系统拷贝、端系统协议栈、端系统调度、物理层及链路传输、接收端调度、接收端协议栈处理及拷贝到接收主机等过程，而本发明专利技术在不改变已有硬件电路的基础上，对上述数据传输的每个阶段增加CRC校验，提高了网络数据的安全性，同时具有实现简单，使用灵活，低成本的特点。

【技术实现步骤摘要】

本专利技术涉及一种网络数据安全性提升方法，特别涉及一种基于端系统的网络数据安全性提升方法。
技术介绍
在计算机通信领域，数据的规模正在高速增长，数据中普遍存在质量问题，很多数据错误在数据源端已发生错误，目前主流节点间的通信数据按是以数据帧中增加CRC，在接收端进行校验，但是这种方式仅能校验出部分生成CRC校验后到数据帧接收前出现的错误，不能对数据从发送端主机到接收端主机传输的整个过程的正确性进行校验，以保证数据的正确性。
技术实现思路
本专利技术提出了，能够利用已有电路，从数据的产生、传递、传输、接收过程中保证数据的正确性。本专利技术的技术方案如下:—种基于端系统网络数据安全性提升方法，包括以下步骤，I)数据在发送端的处理:1.1)主机将待发数据以及待发数据的CRC校验结果写入端系统发送内存中的发送位置，发送位置与待发数据对应；1.2)端系统的处理器从发送内存中获取到待发数据；1.3)所述处理器对获取的待发数据进行封装；1.3.1)待发数据对应的MSN值加I，若MSN值增加到65536时，下一个MSN值为I ； 1.3.2)将待发数据在物理层接口发送时端系统的本地时间封装到STS字段；1.3.3)通过CRCX和CRCY对经过步骤1.3.2)封装后的待发数据以及该待发数据的源ID进行计算，并将计算结果对应封装到CRCX字段和CRCY字段;CRC-X和CRC-Y两个16位CRC由两个不同的多项式计算而来，用于对待发数据的正确性进行了保证；1.4)端系统将封装后的待发数据写入端系统的DPRAM发送缓冲区，然后对待发数据进行CRC校验，若校验失败，丢弃相应数据，若校验成功，转入步骤1.5)；1.5)端系统的FPGA从端系统的DPRAM中读取待发数据并通过物理层发送至接收端的端系统；2)数据在接收端的处理:2.1)端系统将接收到的数据存入FPGA的接收缓冲区；2.2)由端系统的处理器通过CRCX和CRCY对接收到的数据进行正确性检查，若存在错误，丢弃相应数据，否则转入步骤2.3)；2.3)端系统将检查正确数据放入端系统内存中的对应的接收缓冲区位置，由主机进行数据读取，并按照发送端封装的格式进行解析。其中，上述CRCX和CRCY均是8位的CRC多项式、16位的CRC多项式或32位的CRC多项式，最好选用16位的CRC多项式。步骤1.1)中，主机是通过PCI接口将待发数据以及待发数据的CRC校验结果写入端系统发送内存中的发送位置。本专利技术的优点:本专利技术能够在不改变已有硬件电路的基础上，从数据的产生、传递、传输、接收过程中保证数据的正确性，提高了网络通信的安全性指标;通过每一环节的简单更改实现安全性提升，具有成本低，使用灵活，易于实现的特点。由于待发数据从发送端到接收端需经过主机到端系统拷贝、端系统协议栈、端系统调度、物理层及链路传输、接收端调度、接收端协议栈处理及拷贝到接收主机等过程，而本专利技术在上述数据传输的每个阶段增加CRC校验，因此，本专利技术保证了数据在整个过程中的正确性。【附图说明】图1是本专利技术端系统的结构示意图；图2是本专利技术数据格式示意图；图3是本专利技术流程图。【具体实施方式】本专利技术提出了一种基于端系统的网络数据安全性提升方法，如图1所示，包括FPGA内部集成处理器核，外部挂载SDRAM及DPRAM双口芯片，SDRAM用于通信端口的应用数据的缓冲区，用于缓存主机端的发送数据及端系统的接收数据，DPRAM双口作为端系统链路层的发送缓冲区;通过增加主机与端系统间数据拷贝CRC及内部数据格式提高数据安全性的指标。应用数据格式如图2所示，对于标准A664网络，其应用数据最长为8192字节，为增加数据安全性，在应用数据中增加了完整性消息头MIH字段及两个16位的CRC字段;其中MIH字段又由2个字节的消息序号MSN和6个字节的源时间戳STS组成。本专利技术通过从数据的产生、传递、传输、接收过程增加CRC校验来保证数据的正确性，在待发数据中增加了完整性消息头MIH字段及两个16位的CRC字段(即CRCX和CRCY)，其中MIH字段又由2个字节的消息序号MSN和6个字节的源时间戳STS组成。下面结合附图及具体实例对本专利技术做进一步的详细说明。基于端系统网络数据安全性提升方法，包括以下步骤:I)数据在发送端的处理1.1)主机通过PCI接口将待发数据以及待发数据的CRC校验结果写入端系统发送内存中的发送位置，发送位置与待发数据对应；1.2)端系统的处理器从发送内存中获取到待发数据；1.3)所述处理器对获取的待发数据进行封装；1.3.1)待发数据对应的MSN值加I，若MSN值增加到65536时，下一个MSN值为I ；1.3.2)将待发数据在物理层接口发送时端系统的本地时间封装到STS字段；1.3.3)通过CRCX和CRCY对经过步骤1.3.2)封装后的待发数据以及该待发数据的源ID进行计算，并将计算结果对应封装到CRCX字段和CRCY字段；1.4)端系统将封装后的待发数据写入端系统的DPRAM发送缓冲区，然后对待发数据进行CRC校验，若校验失败，丢弃相应数据，若校验成功，转入步骤1.5)；1.5)端系统的FPGA从端系统的DPRAM中读取待发数据并通过物理层发送至接收端的端系统；2)数据在接收端的处理: 2.1)端系统将接收到的数据存入FPGA的接收缓冲区；2.2)由端系统的处理器通过CRCX和CRCY对接收到的数据进行正确性检查，若存在错误，丢弃相应数据，否则转入步骤2.3)；2.3)端系统将检查正确数据放入端系统内存中的对应的接收缓冲区位置，由主机进行数据读取，并按照发送端封装的格式进行解析。其中，CRCX和CRCY均是8位的CRC多项式、16位的CRC多项式或32位的CRC多项式，最好16位的CRC多项式。【主权项】1.，其特征在于，包括以下步骤， .1)数据在发送端的处理 .1.1)主机将待发数据以及待发数据的CRC校验结果写入端系统发送内存中的发送位置，发送位置与待发数据对应； .1.2)端系统的处理器从发送内存中获取到待发数据； .1.3)所述处理器对获取的待发数据进行封装； .1.3.1)待发数据对应的MSN值加I，若MSN值增加到65536时，下一个MSN值为I； .1.3.2)将待发数据在物理层接口发送时端系统的本地时间封装到STS字段； .1.3.3)通过CRCX和CRCY对经过步骤1.3.2)封装后的待发数据以及该待发数据的源ID进行计算，并将计算结果对应封装到CRCX字段和CRCY字段； .1.4)端系统将封装后的待发数据写入端系统的DPRAM发送缓冲区，然后对待发数据进行CRC校验，若校验失败，丢弃相应数据，若校验成功，转入步骤1.5); .1.5)端系统的FPGA从端系统的DPRAM中读取待发数据并通过物理层发送至接收端的端系统； .2)数据在接收端的处理 .2.1)端系统将接收到的数据存入FPGA的接收缓冲区； .2.2)由端系统的处理器通过CRCX和CRCY对接收到的数据进行正确性检查，若存在错误，丢弃相应数据，否则转入步骤2.3)； .2.3)端系统将检查正确数据放入端系统内存中的对应的接收缓冲区位置，由主机进行数据读取，并按照发送端封装的格式进行解析。2.根据权利要求1本文档来自技高网...

【技术保护点】
一种基于端系统网络数据安全性提升方法，其特征在于，包括以下步骤，1)数据在发送端的处理1.1)主机将待发数据以及待发数据的CRC校验结果写入端系统发送内存中的发送位置，发送位置与待发数据对应；1.2)端系统的处理器从发送内存中获取到待发数据；1.3)所述处理器对获取的待发数据进行封装；1.3.1)待发数据对应的MSN值加1，若MSN值增加到65536时，下一个MSN值为1；1.3.2)将待发数据在物理层接口发送时端系统的本地时间封装到STS字段；1.3.3)通过CRCX和CRCY对经过步骤1.3.2)封装后的待发数据以及该待发数据的源ID进行计算，并将计算结果对应封装到CRCX字段和CRCY字段；1.4)端系统将封装后的待发数据写入端系统的DPRAM发送缓冲区，然后对待发数据进行CRC校验，若校验失败，丢弃相应数据，若校验成功，转入步骤1.5)；1.5)端系统的FPGA从端系统的DPRAM中读取待发数据并通过物理层发送至接收端的端系统；2)数据在接收端的处理2.1)端系统将接收到的数据存入FPGA的接收缓冲区；2.2)由端系统的处理器通过CRCX和CRCY对接收到的数据进行正确性检查，若存在错误，丢弃相应数据，否则转入步骤2.3)；2.3)端系统将检查正确数据放入端系统内存中的对应的接收缓冲区位置，由主机进行数据读取，并按照发送端封装的格式进行解析。...

【技术特征摘要】

【专利技术属性】
技术研发人员：张旭，刘智武，陈长胜，王晨博，张志平，
申请(专利权)人：中国航空工业集团公司西安航空计算技术研究所，
类型：发明
国别省市：陕西;61