本发明专利技术实施例提供了一种NAND存储器及其平衡WL电压建立时间的装置，装置包括：控制信号接收模块，当对NAND存储器中的第一plane和第二plane同时进行操作时，控制信号接收模块接收第一控制信号，以及当对第一plane或第二plane进行操作时，控制信号接收模块接收第二控制信号；时钟控制模块，时钟控制模块的输入端与控制信号接收模块相连，时钟控制模块的输出端与NAND存储器的电荷泵相连，时钟控制模块根据第一控制信号输出第一时钟信号，以及根据第二控制信号输出第二时钟信号；第二时钟信号的频率小于第一时钟信号的频率。本发明专利技术实施例能够使得WL电压建立时间在单plane操作和双plane操作时保持一致。
【技术实现步骤摘要】
本专利技术涉及存储器
，特别是涉及一种平衡WL电压建立时间的装置和一种NAND存储器。
技术介绍
在对双plane(存储矩阵)结构的NAND(计算机闪存设备)存储器进行操作时，有时是双plane操作模式，即对两个plane同时进行操作，有时是单plane操作模式，即只对两个P Iane中的一个p Iane进行单独操作。传统的NAND存储器如图1所示，在上述两种操作模式下，NAND存储器的电荷栗所需要驱动的电容不相同。例如在双P lane操作模式时，对PLNO ’和PLNl ’同时进行操作，电荷栗需要驱动电容CCCA，、电容Ce?，、电容Cccl，、电容Cg和电容Cm，，此时，NAND存储器中关键信号示意图如图2所示。在单plane操作模式时对PLN0’或PLN1’单独进行操作，电荷栗对应只需驱动电容CCGA，、电容CCGO，和电容CWLO，或电容CCGA ’、电容CCG1’和电容CWL I’，其中，对PLNl ’单独进行操作时，NAND存储器中关键信号示意图如图3所示。由于在上述两种不同的操作模式下，如图2和图3所示，电荷栗的驱动能力一样，导致电荷栗的输出信号PUMP’的恢复时间t21’和t31’不相同，WL1’电压建立时间t22’和t32’也不相同。
技术实现思路
鉴于上述问题，本专利技术实施例的目的在于提供一种平衡WL电压建立时间的装置和相应的一种NAND存储器，以解决传统的NAND存储器在不同的操作模式下，WL电压的建立时间不相同的问题。为了解决上述问题，本专利技术实施例公开了一种平衡WL电压建立时间的装置，包括:控制信号接收模块，当对NAND存储器中的第一 plane和第二 plane同时进行操作时，所述控制信号接收模块接收第一控制信号，以及当对所述第一plane或所述第二plane进行操作时，所述控制信号接收模块接收第二控制信号;时钟控制模块，所述时钟控制模块的输入端与所述控制信号接收模块相连，所述时钟控制模块的输出端与NAND存储器的电荷栗相连，所述时钟控制模块根据所述第一控制信号输出第一时钟信号，以及根据所述第二控制信号输出第二时钟信号;所述第二时钟信号的频率小于所述第一时钟信号的频率。具体地，所述控制信号接收模块包括:第一信号接收端和第二信号接收端，其中，当所述控制信号接收模块接收所述第一控制信号时，所述第一信号接收端为高电平，所述第二信号接收端为低电平；当所述控制信号接收模块接收所述第二控制信号时，所述第一信号接收端为低电平，所述第二信号接收端为高电平。具体地，所述时钟控制模块包括:第一时钟源，所述第一时钟源产生所述第一时钟信号;第二时钟源，所述第二时钟源产生所述第二时钟信号；第一时钟控制单元，所述第一时钟控制单元的输入端分别与所述第一信号接收端、所述第二信号接收端、所述第一时钟源和所述第二时钟源相连，所述第一时钟控制单元的输出端与所述电荷栗相连，所述第一时钟控制单元根据所述第一控制信号输出所述第一时钟信号，以及根据所述第二控制信号输出所述第二时钟信号。具体地，所述时钟控制模块包括:第三时钟源，所述第三时钟源产生所述第一时钟信号;第二时钟控制单元，所述第二时钟控制单元的输入端分别与所述第一信号接收端、所述第二信号接收端和所述第三时钟源相连，所述第二时钟控制单元的输出端与所述电荷栗相连，所述第二时钟控制单元根据所述第一控制信号输出所述第一时钟信号，以及根据所述第二控制信号对所述第一时钟信号进行处理，并输出所述第二时钟信号。具体地，所述第一时钟控制单元包括:第一逻辑与门，所述第一逻辑与门的第一输入端和第二输入端分别与所述第一信号接收端和所述第一时钟源相连;第二逻辑与门，所述第二逻辑与门的第一输入端和第二输入端分别与所述第二信号接收端和所述第二时钟源相连;第一逻辑或门，所述第一逻辑或门的第一输入端和第二输入端分别与所述第一逻辑与门的输出端和所述第二逻辑与门的输出端相连，所述第一逻辑或门的输出端与所述电荷栗相连。具体地，所述第二时钟控制单元包括:第三逻辑与门，所述第三逻辑与门的第一输入端和第二输入端分别与所述第一信号接收端和所述第三时钟源相连;计数器，所述计数器的输入端与所述第三时钟源相连，所述计数器用于将所述第一时钟信号处理为所述第二时钟信号;第四逻辑与门，所述第四逻辑与门的第一输入端和第二输入端分别与所述第二信号接收端和所述计数器的输出端相连;第二逻辑或门，所述第二逻辑或门的第一输入端和第二输入端分别与所述第三逻辑与门的输出端和所述第四逻辑与门的输出端相连，所述第二逻辑或门的输出端与所述电荷栗相连。为了解决上述问题，本专利技术实施例还公开了一种NAND存储器，包括:第一 plane、第二 plane、电荷栗和所述的平衡WL电压建立时间的装置，所述平衡WL电压建立时间的装置与所述电荷栗相连。本专利技术实施例的NAND存储器及其平衡WL电压建立时间的装置包括以下优点:当对NAND存储器中的第一 plane和第二 plane同时进行操作时，通过控制信号接收模块接收第一控制信号，以及当对第一plane或第二plane进行操作时，通过控制信号接收模块接收第二控制信号，进而通过时钟控制模块根据第一控制信号输出第一时钟信号至电荷栗，以及根据第二控制信号输出第二时钟信号至电荷栗，其中，第二时钟信号的频率小于第一时钟信号的频率。从而根据操作模式相应调整电荷栗的驱动能力，实现WL电压建立时间在单plane操作和双plane操作时保持一致，延长NAND存储器的使用寿命。【附图说明】图1是传统的NAND存储器的结构示意图；图2是传统的NAND存储器在双plane操作模式时的关键信号示意图；图3是传统的NAND存储器在对PLN1’单独进行操作时的关键信号示意图；图4是本专利技术的一种平衡WL电压建立时间的装置实施例的结构框图；图5是本专利技术的一种平衡WL电压建立时间的装置实施例的结构示意图；图6是NAND存储器具有图5所示的平衡WL电压建立时间的装置，在双plane操作模式时的关键信号示意图；图7是NAND存储器具有图5所示的平衡WL电压建立时间的装置，在单planel操作模式时的关键信号示意图；图8是本专利技术的另一种平衡WL电压建立时间的装置实施例的结构示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本专利技术作进一步详细的说明。参照图4，示出了本专利技术的一种平衡WL电压建立时间的装置I实施例的结构框图，具体可以包括如下模块:控制信号接收模块10和时钟控制模块20。其中，当对NAND存储器中的第一plane PLNO和第二plane PLNl同时进行操作即双plane操作模式时，控制信号接收模块10接收第一控制信号，以及当对第一plane PLNO或第二plane PLNl进行操作即单plane操作模式时，控制信号接收模块10接收第二控制信号;时钟控制模块20的输入端与控制信号接收模块10相连，时钟控制模块20的输出端与NAND存储器的电荷栗2相连，时钟控制模块20根据第一控制信号输出第一时钟信号CLKl，以及根据第二控制信号输出第二时钟信号CLK2;第二时钟信号CLK2的频率小于第一时钟信号CLKl的频率。从而实现在双plane操作模式时，平衡WL电压建立本文档来自技高网...
【技术保护点】
一种平衡WL电压建立时间的装置，其特征在于，包括：控制信号接收模块，当对NAND存储器中的第一plane和第二plane同时进行操作时，所述控制信号接收模块接收第一控制信号，以及当对所述第一plane或所述第二plane进行操作时，所述控制信号接收模块接收第二控制信号；时钟控制模块，所述时钟控制模块的输入端与所述控制信号接收模块相连，所述时钟控制模块的输出端与NAND存储器的电荷泵相连，所述时钟控制模块根据所述第一控制信号输出第一时钟信号，以及根据所述第二控制信号输出第二时钟信号；所述第二时钟信号的频率小于所述第一时钟信号的频率。
【技术特征摘要】
【专利技术属性】
技术研发人员：程莹，张现聚，
申请(专利权)人：北京兆易创新科技股份有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。