一种分栅式双位存储单元闪存的数据读取方法技术

本发明专利技术提供一种分栅式双位存储单元闪存的数据读取方法，将传统的以参考单元处于“11”状态下的电流为读判断基准的方式，改为以参考单元处于“10”状态下的电流乘以固定比例后作为读判断基准，保证了读取判决裕量，提高了分栅式双位存储单元闪存数据读取的可靠性；并通过求取多个参考单元电流平均值的方式，避免了不同批次产品之间的编程性能差异而造成的良率损失；进一步地，在每次分栅式双位存储单元闪存按块擦除之后、进行新一轮的数据读取之前，均对各个参考单元进行重新编程，将其重新置为“10”状态，从而避免了参考单元“10”状态的电流值受按块擦除后的编程深度影响而发生变化的情况，进一步提高了分栅式双位存储单元闪存数据读取的可靠性。

【技术实现步骤摘要】

本专利技术涉及FLASH存储器测试
，尤其涉及。
技术介绍
闪存(S卩FLASH存储器)为一种非易失性固态存储装置，可以电性抹除或写入数据。相较于其它存储器，闪存的优点包括低功率、非易失性储存、高效能、物理稳定性、可移植性等。闪存广泛使用于电子装置，特别是便携式电子装置，例如数码相机、个人数字助理(PDA)、动态图像专家组-1 (MPEG-1)或动态图像专家组-2(MPEG-2)音频层面III (简称为MP3)播放器、移动电话、平板电脑等。该些电子装置可使用各种界面协议，例如安全数字(30)、微安全数字化50)、内嵌式安全数字(&0)、内嵌式多媒体卡(洲10、通用串行总线(USB)、快捷外设互联标准(PCIe)、串行高级技术附件(SATA)等。闪存通常有单位存储单元(single-bit per cell)闪存和多位存储单元(mult1-bit per cell)闪存两种类型，单位存储单元即单层式储存或单电平单元(Single LevelCell，SLC)，技术特点是在浮置闸极与源极之中的氧化薄膜更薄，在写入数据时通过对浮置闸极的电荷加电压，然后透过源极，即可将所储存的电荷消除，通过这样的方式，每个存储单元便能存储Ibit的信息，每个存储单元经写入后会有两种可能的状态:“O”或“I”，这种技术能提供快速的程序编程与读取，不过此技术受限于Si I icon efficiency的问题，但必须要由较先进的流程强化技术(Process enhancements)，才能向上提升SLC制程技术。多位存储单元，即多层式储存或多电平单元(Multi Level Cell，MLC)，其技术特点是一个存储单元可储存多比特单位信息，每个存储单元经写入后会有多于两种可能状态。例如图1A所示的分栅式双位存储单元闪存(即一种2bits/cell FLASH存储器)，这是一种共享字线式的分栅式闪存，该闪存相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势。从图1A上可以看出，该闪存包括:半导体衬底100，其上具有间隔设置的源极区域200和漏极区域300;字线400，设置于所述源极区域200和漏极区域300之间；第一存储位单元500，位于所述字线400与所述源极区域200之间；第二存储位单元600，位于所述字线400与所述漏极区域300之间，其中所述两个存储位单元500、600与所述字线400之间由隧穿氧化层700隔开，所述两个存储位单元500、600分别具有第一控制栅510、第一浮栅520和第二控制栅610、第二浮栅620，所述两个控制栅510、610具有间隔地分别设置于所述两个浮栅520、620上。所述两个控制栅510、610为多晶硅控制栅，所述两个浮栅520、620为多晶硅浮栅，所述字线400为多晶硅选择栅，所述隧穿氧化层700为氧化硅层。两个存储位单元500、600共用一个字线400，组成一个存储单元，可以节约所述闪存所占的芯片面积，所述源极区域200和漏极区域300之间间隔有两个存储位单元和一个字线，间距较大，即使随着半导体制作工艺的不断发展，半导体器件的尺寸不断减小，也不容易发生短沟道效应。在该闪存的实际应用中，通过在字线400、两个控制栅510、610以及源极区域200和漏极区域300上施加不同的编程电压，可以将两个单位(2bits)的信息分别存入到第一浮栅520和第二浮栅620(闪存存储单元中存放电荷的部分)中，即分别对两个存储位单元500、600进行编程(program)，贝Ijl个存储单元可存取2bits的数据，每个存储单元经写入后的可能状态:“00”，“10”，“01”，“11”，其中第一浮栅520和第二浮栅620都被编程时，对应的分栅式双位存储单元的状态为“II”，第一浮栅520和第二浮栅620都未被编程时，对应的分栅式双位存储单元的状态为“00”，如果仅仅是第一浮栅520或第二浮栅620被编程了，对应的分栅式双位存储单元的状态为“01”或“10”。显然这种分栅式双位存储单元闪存的存储器容量显著增加，因此正被广泛使用。然而，在分栅式双位存储单元闪存的编程方法中，由于两个逻辑页的数据被编程到一个物理页中，因此为执行编程操作而花费的时间是相对长的并且执行编程操作的过程是相对复杂的。此外，随着读取电流分布的数量的增加，读取电流的分布之间的宽度变窄，导致读取裕量(SensingMargin或read Margin)减少，这带来了关于准确读取数据的顾虑。目前对2bits/cellFLASH存储器(即本文中指的图1A所述的分栅式双位存储单元闪存)包含两种存储单元:一种是数据单元，其电阻状态可变，用于存储二进制数据;另一种是参考单元，其电阻状态已知，用于读取数据时，给数据单元提供判决参考，因此目前2bits/cell FLASH存储器的读取(read)操作基本分为两种:第一种是给数据单元和一个参考单元(Reference Cell，一般是选定一个存储单元作为参考单元，其电阻记为Rref)施加相同的电压，该电压将参考单元置于“I I”状态，在参考存储单元中产生一个参考电流Iref，数据单元产生读操作电流，用电流比较器比较数据单元和参考单元产生的电流大小，从而判断出数据单元中存储的信息，本专利技术中的存储器即采用此方法第二种是给数据单元和一个参考单元施加相同的恒定电流(Fixed Current)，该电流将参考单元置于“11”状态，在参考存储单元中产生一个参考电压Vref，用电压比较器比较数据单元和参考单元产生的电压大小，从而判断出数据单元中存储的信息。为了得到最佳的读取判决裕量(SensingMargin，简写为SM，定义为参考单元电压或电流与数据单元电压或电流的差值的绝对值的最小值)，理论上，参考单元产生的参考电流Iref或参考电压Vref信号应等于数据单元产生的高低两种电流或电压信号的算数平均值，从而提高读取准确性。但是，在实际情况中，由于工艺参数偏差的存在，数据单元产生的高低两种电流或电压信号以及参考单元参考电流Iref或参考电压Vref信号的实际值可能会偏离目标设计值，从而导致读取判决裕量降低。当读取判决裕量不能克服读取电路本身的输入失配时，则可能产生读取错误，影响存储器的数据读取可靠性。
技术实现思路
本专利技术的目的在于提供，能够避免参考单元在同一状态下参考电流的变化，保证读取判决裕量，提高分栅式双位存储单元闪存数据读取的可靠性，同时避免不同批次产品之间的编程性能差异造成的良率损失。为解决上述问题，本专利技术提出，包括:在所述分栅式双位存储单元闪存的每一行上选取多个分栅式双位存储单元作为每一行的参考单元，并将每个参考单元的状态统一设置为“10”，而每一行上剩余的分栅式双位存储单元作为数据单元，并已存储有数据；对所读取的数据单元和与其同一行的参考单元施加一相同的读取电压；将所述同一行上的每个参考单元在所述读取电压下产生的电流乘以固定比例作为参考电流；将所读取的数据单元在所述读取电压下产生的电流与其同一行上的多个参考单元的参考电流的平均值进行比较；根据所述比较的结果判断出所读取的数据单元中存储的数据。进一步的，在所述分栅式双位存储单元闪存的每一行上选取若干个固定的分栅式双位存储单元作为每本文档来自技高网...

【技术保护点】
一种分栅式双位存储单元闪存的数据读取方法，其特征在于，包括：在所述分栅式双位存储单元闪存的每一行上选取多个分栅式双位存储单元作为每一行的参考单元，并将每个参考单元的状态统一设置为“10”，而每一行上剩余的分栅式双位存储单元作为数据单元，并已存储有数据；对所读取的数据单元和与其同一行的参考单元施加一相同的读取电压；将所述同一行上的每个参考单元在所述读取电压下产生的电流乘以固定比例作为参考电流；将所读取的数据单元在所述读取电压下产生的电流与其同一行上的多个参考单元的参考电流的平均值进行比较；根据所述比较的结果判断出所读取的数据单元中存储的数据。

【技术特征摘要】

【专利技术属性】
技术研发人员：高超，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31