一种FPGA子网与电磁暂态仿真子网的接口方法技术

本发明专利技术涉及一种FPGA子网与电磁暂态仿真子网的接口方法，包括：将FPGA子网和电磁暂态仿真子网各自等效为接口等值电路，在FPGA子网仿真时刻，把电磁暂态仿真子网使用接口等值电路代替，通过电磁暂态的方法求解含有等值电路的FPGA子网，得到FPGA子网内部的电压和电流；在电磁暂态仿真子网的仿真时刻，把FPGA子网使用接口等值电路代替，通过电磁暂态的方法求解含有等值电路的电磁暂态仿真子网，得到电磁暂态仿真子网内部的电压和电流；使用本发明专利技术的方法能够联接FPGA系统与电磁暂态仿真系统进行不同精度要求的混合实时仿真计算，能充分利用状态变量在扰动中不突变，避免直接插值突变的电气量，损失了内插值的精度，提高FPGA与电磁暂态仿真联合仿真系统的整体精度。

【技术实现步骤摘要】

本专利技术涉及一种电磁暂态仿真领域的接口方法，具体涉及一种FPGA子网与电磁暂 态仿真子网的接口方法。
技术介绍
对于大规模仿真中的局部小步长仿真来说，由于VSC的广泛使用，其对电力系统的 影响不断扩大，电力系统特性也发生了变化。多VSC通过协调和控制一起对电力系统产生影 响，以及VSC与VSC之间产生相互影响，已不能独立研究。因此，使用相对真实的大规模电力 系统进行仿真研究成为必然。 电磁暂态方法的核心思想是将独立元件离散化为一个电导和并联电流源的等值 支路，然后建立全网的节点电压方程求解。由此可见，电磁暂态方法是基于每一个时刻电网 络的稳态方程求解。基于节点分裂的多速率仿真方法的递推公式是基于状态空间描述的， 需要把此递推公式转化为能接入电磁暂态仿真程序中的电导和并联电流源等值电路，也可 以表不为接口等值电路。
技术实现思路
为解决上述现有技术中的不足，本专利技术的目的是提供一种FPGA子网与电磁暂态仿 真子网的接口方法。 本专利技术的目的是采用下述技术方案实现的： 本专利技术提供一种FPGA子网与电磁暂态仿真子网的接口方法，其改进之处在于，所 述方法包括:将FPGA子网和电磁暂态仿真子网各自等效为接口等值电路，在FPGA子网仿真 时刻，把电磁暂态仿真子网使用接口等值电路代替；在电磁暂态仿真子网的仿真时刻，把 FPGA子网使用诺顿等值接口等值电路代替，通过电磁暂态的方法求解含有接口等值电路的 电磁暂态仿真子网，得到电磁暂态仿真子网内部的电压和电流。进一步地，所述求解含有接口等值电路的电磁暂态仿真子网包括下述步骤： 步骤1:确定电磁暂态仿真子网接口等值电路的开路电压； 步骤2:确定电磁暂态仿真子网接口等值电路的断路电流； 步骤3:确定电磁暂态仿真子网接口等值电路的等值电阻； 步骤4:确定电磁暂态仿真子网接口等值电路的等值电压源。 进一步地，所述步骤1包括:设电磁暂态子网的电磁暂态接口等值电路端口断开， 艮PYSM'(k+l)为0,化为如下表达式： gUsth(k+l)表示在接口等值电路的电压源，即开路电压UsAA?表达式如下： Usth(k+1) =UsM' (k+l) = (DsM,+Cs(I-mhAs)_1mhBsM, )_1 (2) (-Cs (I -mhAs)-Is (k) - (Cs (I -mhAs)-VhBs int+Ds int) Us int (k+1)) 其中:Xs表示电磁暂态接口等值电路子网中的输入变量，包括电感电流，电容电压 和控制器中的积分变量;A s表示电磁暂态接口等值电路子网中的网络状态矩阵，Bs和Ds都是 系数矩阵;U s是电磁暂态接口等值电路子网的输入变量，其中Usint表示电磁暂态接口等值电 路子网内部的注入源，I表示电流向量;h表示步长;k分别表示当前计算时步，k+Ι表示下一 计算时步;1]-<表示断面接口处的子网注入源，维数为断面的节点数n;m表示支路数;其中 Bsint表示Bs矩阵中与Usint相对应的系数矩阵，BsAA'表示B s矩阵中与UsAA'相对应的系数矩阵； Cs表示电磁暂态接口等值电路子网的电容对角矩阵;Dsint表示Ds矩阵中与Usint相对应的系 数矩阵;DsAA，表示Ds矩阵中对应端口电压UsAA，的系数矩阵;UsAA，表示端口电压;IsM <表示端口 电流。 进一步地，所述步骤2包括:假设电磁暂态接口等值电路闭合，SPUsAA，（k+l)为0,化 为如下表达式： 若IsAA'Q(k+l )表示在端口的短路电流，求得IsAA'表达式如下： IsM,o(k+l)=YsM, (k+1) = (I -mhAs)(CSXS (k) +mhCsBs intUs int (k+1)) (4) +DsintUsint(k+l) 其中:Xs表示电磁暂态接口等值电路子网中的输入变量，包括电感电流，电容电压 和控制器中的积分变量;A s表示电磁暂态接口等值电路子网中的网络状态矩阵，Bs和Ds都是 系数矩阵;U s是电磁暂态接口等值电路子网的输入变量，其中Usint表示电磁暂态接口等值电 路子网内部的注入源，I表示电流向量;h表示步长;k分别表示当前计算时步，k+Ι表示下一 计算时步;U sM<表示断面接口 AA处的子网注入源，维数为断面的节点数n;m表示支路数;其 中Bsint表示Bs矩阵中与U sint相对应的系数矩阵，BsAA，表示Bs矩阵中与UsAA，相对应的系数矩 阵;Cs表不子网的电容对角矩阵;Dsint表不Ds矩阵中与Usint相对应的系数矩阵;DsAiV表不Ds矩 阵中对应端口电压UsAA，的系数矩阵;UsAA，表示端口电压、IsAA '表示端口电流;YsAA，表示端口 在断面接口 AA处的等值导纳。 进一步地，所述步骤3包括:把式(2)电压和式(4)电流相结合，得到：式中：Z表示端口电路的等值阻抗;上述(5)式为得到电磁暂态仿真子网的接口等 值电路。 进一步地，所述步骤4包括： 基于电磁暂态软件的网络求解方程如下： GV(k+l) = Ihis(k)+Iint(k+l)+IfM-(k+l) (6) 式中：V为网络节点电压，G为网络电导矩阵，Ihls为电流源历史项，IfM，为接口的注 入电流源;I int是子网内部的注入电流的取值； 当IfAA<S〇时，对(6)式进行求解，得到电磁暂态仿真子网接口等值电路开路情况 下的子网电压和接口处的子网电压，即电磁暂态仿真子网接口等值电路中的电压源。 与最接近的现有技术相比，本专利技术提供的技术方案具有的优异效果是： 本专利技术把电磁暂态仿真子网和FPGA子网各自等效为接口等值电路。在FPGA子网仿 真时刻，把电磁暂态仿真子网使用接口等值电路代替，基于节点分裂的多速率仿真方法的 递推公式是基于状态空间描述的，需要把此递推公式转化为能接入电磁暂态仿真程序中的 电导和并联电流源等值电路，通过电磁暂态的方法求解含有此等值电路的FPGA子网，得到 FPGA子网内部的电压和电流。在电磁暂态仿真子网的仿真时刻，把FPGA子网使用接口等值 电路代替，通过电磁暂态的方法求解含有此等值电路的电磁暂态仿真子网，得到电磁暂态 仿真子网内部的电压和电流。使用此专利技术方法能够联接FPGA系统与电磁暂态仿真系统进行不同精度要求的混 合实时仿真计算，能充分利用状态变量在扰动中不突变，避免直接插值突变的电气量，损失 了内插值的精度，提高FPGA与电磁暂态仿真联合仿真系统的整体精度。【附图说明】 图1是本专利技术提供的网间关联关系示意图一； 图2是本专利技术提供的网间关联关系示意图二。【具体实施方式】下面结合附图对本专利技术的【具体实施方式】作进一步的详细说明。以下描述和附图充分地示出本专利技术的具体实施方案，以使本领域的技术人员能够 实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例 仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以 变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发 明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同 物。在本文中，本专利技术的这些实施方案可以被单独地或总地用术语"专利技术"来表示，这仅仅本文档来自技高网...

【技术保护点】
一种FPGA子网与电磁暂态仿真子网的接口方法，其特征在于，所述方法包括：将FPGA子网和电磁暂态仿真子网各自等效为接口等值电路，在FPGA子网仿真时刻，把电磁暂态仿真子网使用接口等值电路代替；在电磁暂态仿真子网的仿真时刻，把FPGA子网使用诺顿等值接口等值电路代替，通过电磁暂态的方法求解含有接口等值电路的电磁暂态仿真子网，得到电磁暂态仿真子网内部的电压和电流。

【技术特征摘要】

【专利技术属性】
技术研发人员：郑伟杰，
申请(专利权)人：中国电力科学研究院，国家电网公司，国网宁夏电力公司电力科学研究院，
类型：发明
国别省市：北京;11