移位寄存器单元、栅极驱动电路和显示装置制造方法及图纸

本发明专利技术涉及一种移位寄存器单元、栅极驱动电路和显示装置。单元包括：移位寄存模块，用于在第一时钟信号的控制下将来自输入端的信号的相位滞后在第一输出端处输出；第一输入模块，用于在第二时钟信号和第一输出端处同为第一电平时将第一节点处置为第二电平；第二输入模块，用于在第一时钟信号为第一电平时将第一节点处置为第一电平，在第二时钟信号为第一电平时将来自输入端的信号接入至第一节点；输出模块，用于在第一输出端处为第一电平时将第二输出端处置为第二电平，在第一节点处为第一电平时将第二输出端处置为第一电平；第一时钟信号与第二时钟信号分别为正相时钟信号与反相时钟信号中的一个。本发明专利技术可缩小布局空间以及降低制作成本。

【技术实现步骤摘要】

本专利技术涉及显示
，具体涉及一种移位寄存器单元、栅极驱动电路和显示 目.0
技术介绍
有源矩阵有机发光二极体(Active-MatrixOrganic Light Emitting D1de，AMOLED)作为有机发光显示(Organic Light-Emitting Display，0LED)中的一种应用，具有高亮度、宽视角、响应速度快、低功耗等优点，已广泛地被应用于高性能显示领域中。现有技术中，大部分OLED产品采用栅极驱动电路为每一行的像素电路的提供栅极驱动信号，且每一行的每一种栅极驱动信号均各自通过一个移位寄存器单元生成。由此，虽然能够提供所需要的多路栅极驱动信号，但是栅极驱动电路内部电路存在着电路结构和信号走线的冗余，造成布局空间不必要地扩大以及制作成本的增加。
技术实现思路
针对现有技术中的缺陷，本专利技术提供一种移位寄存器单元、栅极驱动电路和显示装置，以解决现有技术中栅极驱动电路内部电路存在冗余的电路结构和信号走线而引起的布局空间扩大以及制作成本的增加的技术问题。第一方面，本专利技术提供了一种移位寄存器单元，包括输入端、第一输出端和第二输出端，还包括:分别连接所述输入端和所述第一输出端的移位寄存模块，用于在第一时钟信号的控制下将来自所述输入端的信号的相位滞后，并在所述第一输出端处输出；分别连接所述第一输出端和第一节点的第一输入模块，用于在第二时钟信号和所述第一输出端处同为第一电平时将所述第一节点处置为第二电平；分别连接所述输入端和所述第一节点的第二输入模块，用于在第一时钟信号为第一电平时将所述第一节点处置为第一电平，在第二时钟信号为第一电平时将来自所述输入端的信号接入至所述第一节点；分别连接所述第一节点、所述第一输出端和所述第二输出端的输出模块，用于在第一输出端处为第一电平时将所述第二输出端处置为第二电平，在所述第一节点处为第一电平时将所述第二输出端处置为第一电平；其中，所述第一时钟信号与所述第二时钟信号分别为正相时钟信号与反相时钟信号中的一个。可选地，所述第一输入模块包括第一晶体管和第二晶体管，其中:所述第一晶体管的栅极连接所述第一输出端，源极和漏极中的一个连接第二电平电压线，另一个连接所述第二晶体管的源极或漏极；所述第二晶体管的栅极连接所述第二时钟信号，源极和漏极中的一个连接所述第一晶体管的漏极或源极，另一个连接所述第一节点。可选地，所述第二输入模块包括第三晶体管和第四晶体管，其中:所述第三晶体管的栅极连接所述第一时钟信号，源极和漏极中的一个连接所述第一节点，另一个连接第一电平电压线；所述第四晶体管的栅极连接所述第二时钟信号，源极和漏极中的一个连接所述输入端，另一个连接所述第一节点。可选地，所述输出模块包括第五晶体管和第六晶体管，其中:所述第五晶体管的栅极连接所述第一输出端，源极和漏极中的一个连接第二电平电压线，另一个连接所述第二输出端；所述第六晶体管的栅极连接所述第一节点，源极和漏极中的一个连接所述第二输出端，另一个连接第一电平电压线。可选地，所述移位寄存模块包括:分别连接所述输入端和第二节点的第一输入子模块，用于在第一时钟信号为第一电平时将来自所述输入端的信号接入至所述第二节点；分别连接所述第二节点和第三节点的第二输入子模块，用于在所述第二节点处为第一电平时将所述第一时钟信号接入至所述第三节点；连接所述第三节点的第三输入子模块，用于在第一时钟信号为第一电平时将所述第三节点处置为第一电平；分别连接所述第二节点、所述第三节点和所述第一输出端的输出模块，用于在第三节点处为第一电平时将所述第一输出端处置为第二电平，在所述第二节点处为第一电平时将所述第一输出端处置为第一电平。可选地，所述第一输入子模块包括第七晶体管，所述第七晶体管的栅极连接所述第一时钟信号，源极和漏极中的一个连接所述输入端，另一个连接所述第二节点。可选地，所述第二输入子模块包括第八晶体管，所述第八晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一时钟信号，另一个连接所述第三节点。可选地，所述第三输入子模块包括第九晶体管，所述第九晶体管的栅极连接所述第一时钟信号，源极和漏极中的一个连接第一电平电压线，另一个连接所述第三节点。可选地，所述输出子模块包括第十晶体管、第十一晶体管、第一电容和第二电容，其中:所述第十晶体管的栅极连接所述第二节点，源极和漏极中的一个连接所述第一输出端，另一个连接所述第二时钟信号；所述第十一晶体管的栅极连接所述第三节点，源极和漏极中的一个连接第二电平电压线，另一个连接所述第一输出端；所述第一电容连接在所述第一输出端和所述第二节点之间；所述第二电容连接在第二电平电压线和第三节点之间。第二方面，本专利技术还提供了一种栅极驱动电路，包括多级上文所述的移位寄存器单元;除第一级之外，任一级移位寄存器单元的输入端连接上一级移位寄存器单元的第一输出端;除第一级之外，任一级移位寄存器单元的第一时钟信号与上一级移位寄存器单元的第一时钟信号分别为正相时钟信号与反相时钟信号中的一个。第三方面，本专利技术还提供了一种显示装置，包括上文所述的栅极驱动电路。由上述技术方案可知，本专利技术基于移位寄存模块实现第一级栅极驱动信号的输出，并基于第一输入模块、第二输入模块和输出模块，利用输入端处的信号和第一输出端处的信号来生成第二级栅极驱动信号的输出。由此，本专利技术可以在一个移位寄存器单元中实现两个栅极驱动信号的输出，相比于采用两个移位寄存器单元分别输出的方式可以简化电路结构，有利于缩小布局空间以及降低制作成本。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例提供的一种移位寄存器单元结构框图；图2是图1所示的一种移位寄存器单元的部分电路结构图；图3是图1所示的移位寄存模块的电路结构图；图4是图2与图3所示的一种移位寄存器单元的电路时序图；图5是图1所示的一种移位寄存器单元的电路仿真时序图；图6是本专利技术实施例提供的一种栅极驱动电路的结构框图。【具体实施方式】为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图1是本专利技术实施例提供的一种移位寄存器单元结构框图。如图1所示，本专利技术实施例的移位寄存器单当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括输入端、第一输出端和第二输出端，还包括：分别连接所述输入端和所述第一输出端的移位寄存模块，用于在第一时钟信号的控制下将来自所述输入端的信号的相位滞后，并在所述第一输出端处输出；分别连接所述第一输出端和第一节点的第一输入模块，用于在第二时钟信号和所述第一输出端处同为第一电平时将所述第一节点处置为第二电平；分别连接所述输入端和所述第一节点的第二输入模块，用于在第一时钟信号为第一电平时将所述第一节点处置为第一电平，在第二时钟信号为第一电平时将来自所述输入端的信号接入至所述第一节点；分别连接所述第一节点、所述第一输出端和所述第二输出端的输出模块，用于在第一输出端处为第一电平时将所述第二输出端处置为第二电平，在所述第一节点处为第一电平时将所述第二输出端处置为第一电平；其中，所述第一时钟信号与所述第二时钟信号分别为正相时钟信号与反相时钟信号中的一个。

【技术特征摘要】

【专利技术属性】
技术研发人员：韩龙，王博，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京;11