本申请公开了一种互连介质层的制作方法、互连介质层和互连层的制作方法。其中，互连介质层的制作方法包括以下步骤：形成阻挡层，阻挡层为含硅碳化物；在阻挡层上形成SiC层；对SiC层进行氧化处理，以在SiC层中远离阻挡层的一侧形成SiO2层；在SiO2层上形成低介电材料层。上述制作方法中，由于SiC层和阻挡层的晶格相匹配，以及SiO2层和低介电材料层的晶格相匹配，从而减小了阻挡层和低介电材料层之间由晶格失配引起的应力，从而提高了阻挡层和低介电材料层之间的结合强度，进而提高了互连介质层的隔离性能。
【技术实现步骤摘要】
本申请涉及半导体集成电路的
，具体而言，涉及一种互连介质层的制作 方法、互连介质层和互连层的制作方法。
技术介绍
互连层通常包括与半导体基体电连接的互连金属层和设置于互连金属层之间的 互连介质层。其中，互连金属层通常沿平行于半导体基体的方向设置，且在沿垂直于半导体 基体的方向上不同互连金属层通过嵌入结构（包括通孔和设置于通孔中的金属材料）形成 电连接。上述互连介质层通常为电绝缘材料，用于将互连金属层隔离开，W避免互连层中产 生漏电流等。 如图1所示，现有互连介质层通常包括SiCN(NDC)阻挡层10'和设置于SiCN阻挡 层10'上的低介电扣LK)材料层30'。形成上述互连介质层的步骤包括；首先，形成SiCN 阻挡层10';然后，在SiCN阻挡层10'上沉积形成低介电材料层30'，进而形成如图1所 示的基体结构。其中，低介电材料层30'通常为Si化或渗杂Si化（例如测渗杂Si化、磯渗 杂Si化或测磯渗杂Si化等），且低介电材料层30'包括低介电材料初始层31'和低介电 材料基体层33'。 上述互连介质层，SiCN阻挡层10'用于阻止互连金属层向互连介质层中扩散，同 时SiCN阻挡层10'还可W作为后续刻蚀互连介质层的刻蚀阻挡层10'。然而，由于SiCN 阻挡层10'和低介电材料层30之间的晶格失配较大，使得SiCN阻挡层10'和低介电材料 层30之间产生较大的应力，从而降低了 SiCN阻挡层10'和低介电材料层30之间的结合强 度，进而降低了互连介质层的隔离性能。目前，针对上述问题还没有有效的解决方法。
技术实现思路
本申请旨在提供一种， W提高互连介质层中阻挡层和低介电材料层之间的结合强度，进而提高互连介质层的隔离 性能。 为了实现上述目的，本申请提供了一种互连介质层的制作方法，该制作方法包括 W下步骤：形成阻挡层，阻挡层为含娃碳化物；在阻挡层上形成SiC层；对SiC层进行氧化 处理，W在SiC层中远离阻挡层的一侧形成Si〇2层；在Si〇2层上形成低介电材料层。 进一步地，上述制作方法中，在形成SiC层的步骤中，形成高度为阻挡层的高度的 1/4~1的SiC层。 进一步地，上述制作方法中，形成阻挡层之后，采用原位沉积工艺在阻挡层上形成 SiC 层。 进一步地，上述制作方法中，原位沉积工艺的步骤包括；通入有机娃焼和氮气，有 机娃焼的流量为100~3000sccm，氮气的流量为100~3000sccm,;进行沉积反应，沉积反 应的功率为100~4000W，沉积反应的时间为5~60s。 进一步地，上述制作方法中，形成Si〇2层的步骤中，形成高度为SiC层的高度的 1/4 ~3/4 的 Si〇2 层。 进一步地，上述制作方法中，氧化处理为氧等离子体处理。 进一步地，上述制作方法中，氧等离子体处理的步骤包括；通入氧气和氮气为载 体，氧气的流量为100~3000sccm，氮气的流量为100~3000sccm ;进行氧等离子体处理， 氧等离子体处理的功率为100~4000W，氧等离子体处理的时间为10~120s。 进一步地，上述制作方法中，形成低介电材料层的步骤包括；在Si化层上形成低介 电材料初始层；在低介电材料初始层上形成低介电材料基体层，低介电材料初始层和低介 电材料基体层构成低介电材料层。 进一步地，上述制作方法中，阻挡层为SiCN或SiC。 本申请还提供了一种互连介质层，该互连介质层包括；阻挡层，阻挡层为含娃碳化 物；粘结层，设置于阻挡层上，粘结层包括沿远离阻挡层的方向依次设置的SiC层和Si〇2 层；低介电材料层，设置于粘结层上。 进一步地，上述互连介质层中，粘结层的高度为阻挡层的高度的1/4~1。 进一步地，上述互连介质层中，Si〇2层的高度与SiC层的高度之比为1/3~3。 本申请还提供了一种互连层的制作方法，包括形成互连介质层，刻蚀互连介质层 W形成通孔，W及在通孔中形成金属层的步骤，其中形成互连介质层的方法为本申请提供 的互连介质层的制作方法。 应用本申请的技术方案，在阻挡层上形成SiC层，并对SiC层进行氧化处理W在 SiC层中远离阻挡层的一侧形成Si〇2层，W及在Si〇2层上形成低介电材料层。由于SiC层 和阻挡层的晶格相匹配，W及Si〇2层和低介电材料层的晶格相匹配，从而减小了阻挡层和 低介电材料层之间由晶格失配引起的应力，从而提高了阻挡层和低介电材料层之间的结合 强度，进而提高了互连介质层的隔离性能。【附图说明】 构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示 意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中： 图1示出了现有互连介质层的剖面结构示意图； 图2示出了本申请实施方式所提供的互连介质层的制作方法的流程示意图； 图3示出了在本申请实施方式所提供的互连介质层的制作方法中，形成阻挡层后 的基体的剖面结构示意图； 图4示出了在图3所示的阻挡层上形成SiC层后的基体的剖面结构示意图； 图5示出了对图4所示的SiC层进行氧化处理，W在SiC层中远离阻挡层的一侧 形成Si化层后的基体的剖面结构示意图；W及 图6示出了在图5所示的Si〇2层上形成低介电材料层后的基体的剖面结构示意 图。【具体实施方式】 需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可W相 互组合。下面将参考附图并结合实施例来详细说明本申请。 需要注意的是，送里所使用的术语仅是为了描述【具体实施方式】，而非意图限制根 据本申请的示例性实施方式。如在送里所使用的，除非上下文另外明确指出，否则单数形式 也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语"包含"和/或"包 括"时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。 为了便于描述，在送里可W使用空间相对术语，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用来描述如在图中所示的一个器件或特征与其他器件或特 征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为"在其他器 件或构造上方"或"在其他器件或构造之上"的器件之后将被定位为"在其他器件或构造下 方"或"在其他器件或构造之下"。因而，示例性术语"在……上方"可W包括"在……上方" 和"在……下方"两种方位。该器件也可W其他不同方式定位（旋转90度或处于其他方 位），并且对送里所使用的空间相对描述作出相应解释。 正如
技术介绍
中所介绍的，互连介质层中阻挡层和低介电材料层之间的晶格失配 较大，使得阻挡层和低介电材料层之间产生较大的应力，从而降低了 SiCN阻挡层和低介电 材料层之间的结合强度，进而降低了互连介质层的隔离性能。针对上述问题，本申请的专利技术 人进行研究，提出了一种互连介质层的制作方法。如图2所示，该制作方法包括W下步骤： 形成阻挡层，阻挡层为含娃碳化物；在阻挡层上形成SiC层；对SiC层进行氧化处理，W在 SiC层中远离阻挡层的一侧形成Si〇2层；在Si〇2层上形成低介电材料层。 上述制作方法中，由于SiC层和阻挡层的晶格相匹配，W及Si〇2层和低介电材料 层的晶格相匹配，本文档来自技高网...
【技术保护点】
一种互连介质层的制作方法，其特征在于，所述制作方法包括以下步骤：形成阻挡层，所述阻挡层为含硅碳化物；在所述阻挡层上形成SiC层；对所述SiC层进行氧化处理，以在所述SiC层中远离所述阻挡层的一侧形成SiO2层；在所述SiO2层上形成低介电材料层。
【技术特征摘要】
【专利技术属性】
技术研发人员：周鸣，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。