一种面向非规则三维集成电路片上网络的路由方法及系统技术方案

本发明专利技术提出一种面向非规则三维集成电路片上网络的路由方法及系统，该方法包括根据所述非规则三维集成电路片上网络的拓扑结构，判断采用基于汉密尔顿路径的容错路由算法路由数据包，或基于生成树的容错路由算法路由数据包；若采用基于所述汉密尔顿路径的容错路由算法路由数据包，根据源节点与目的节点的位置确定使用按照节点编号单调上升或单调下降的顺序进行路由容错；若采用基于所述生成树的容错路由算法路由数据包，则选择生成树根节点，根据根节点，以及源节点与目的节点的位置，选择传输路径完成所述数据包的传输。

【技术实现步骤摘要】

本专利技术设及集成电路的
，特别设及一种面向非规则=维集成电路片上网 络的路由方法及系统。
技术介绍
=维集成技术是一种将忍片不同的器件层堆叠起来，垂直集成在一起的一种封装 技术（Banerjee K, et al.,('3-D ICs: a novel chip design for improving deep-submicrometer interconnect performance and systems-on-chip integr曰tionin Proceedings of the IE邸，Volume:89, Issue:5,2001,卵.602-633.)。运种技术可W缩短 忍片内物理连线长度，达到降低系统时延和功耗的作用。图I是一个简单的4*2*3S维忍片 片上网络(network-on-chip，NoC)的示意图，拓扑结构是常见的S维Mesh结构。图中有3个 不同器件层，24个处理单元(processing e 1 ement，PE)分别连接各自不同的路由器节点（下 称"节点"），节点之间通过水平或者垂直方式互连。 网络拓扑是S维片上网络的一个重要架构属性，S维片上网络的规则网络拓扑有 很多种，例如S维Mesh、S维Torus，S维化ldedTorus和S维BFT(ButterflyFat-Tree) 等，然而，在实际的工业界S维多处理器忍片（chip multi-processoriCMP)中，由于处理单 元一般都采用异构方式设计，不同的处理单元通常设置为不同的功能模块W满足实际应用 的需求，例如，某些处理单元可W安置处理器，其他处理单元可W嵌入二级或=级高速缓存 等，因此，=维CMP的片上网络拓扑多为不规则拓扑，具体而言，网络中每一个器件层的结构 皆不相同，且每一个节点与其上下对应的邻居节点之间的垂直链接的分布也是非均匀的， 如图2所示的典型非规则S维片上网络。 由于=维集成电路的复杂度和集成度不断提高，极大影响了片上网络的通信效 率，同时致使网络中部件的故障发生几率也相应增高，为了保障=维片上网络的正常通信， 需要引入适当的容错方法，通常，片上网络的故障分为瞬态性故障和永久性故障，运些故障 可能发生在处理单元、网络接口、路由器或者路由器间的链路等部件中，在本专利技术中，我们 主要关注网络中常见的永久性链路故障，运类故障一旦发生则不能被修复，对于片上网络 的通信将产生比瞬态性链路故障更为严重的影响，需要注意的是，由于永久性故障的发生 也可能导致原本规则的网络拓扑结构具有不规则的特点，运种情形同样适用于本专利技术提出 的方法及系统。 国内外针对传统的二维片上网络的容错方法研究已经比较成熟，但是针对=维片 上网络，尤其是非规则拓扑结构=维片上网络（下称"非规则=维片上网络"）的相关成果则 较少，一般而言，面向存在永久性链路故障的片上网络的容错方法通常分为W下几类:1)使 用冗余部件替换失效部件;2)通过在故障部件周围添加外围逻辑电路使数据包避开故障区 域;3)使用可靠路由方法，直接控制数据包绕过故障链接。 通常，针对大部分应用设计的片上网络规模较小、片上资源有限的现状，如何设计 低成本且高可靠性的容错方法对于保障此类=维片上网络的通信质量至关重要，由于冗余 技术和外围电路设计都需要对忍片的物理结构进行改造，会产生一定程度的面积及功耗的 开销，且电路规模越大该开销越明显，另一方面，可靠路由方法作为一种轻量级的片上网络 容错方法，不仅不会改变忍片的结构，且能在网络发生故障时继续完成通信任务，并保证较 高的通信性能，该类方法已广泛应用于二维和=维片上网络中，但主要局限于规则的=维 网络拓扑结构。首先，需要说明的是，虚通道(virtual channel,VC)和转向限制(转向模型等）是 两种主要的可W破坏片上网络通信抽象依赖环(下称"抽象环"）的形成、从而预防死锁现象 发生的关键技术。 现有的研究成果主要不足如下： 1)需要使用高成本的VC技术避免网络死锁的发生。虚通道的使用会引入较大的面 积开销和复杂的控制逻辑，不适用于对开销要求严格的电路设计。 2)即使不使用虚通道技术，而采用低成本的转向模型，或者引入新的理论用于避 免死锁，也可能带来其他的问题，例如，由于网络结构不规则，单一的转向模型会导致其引 导的路由算法出现无法执行的情形，而引入多个转向模型则需要VC技术的支持;此外，单纯 引入某些特殊路径路由数据包也存在隐患，即在很多的非规则=维片上网络中可能无法找 出符合条件的特殊路径。 3)很多现有方案的端口选择机制采用随机选择的策略，即在合法的端口不唯一的 情况下随机选择一个端口输出数据包，不能很好地绕过冲突区域，导致网络通信性能较低。 W上=点直接导致现有的成果有=大缺陷：第一，不能保证较高的通信性能(主要 包括通信时延和吞吐率两个指标）；第二，通信的可靠性指标较低;第=，较高的系统开销。
技术实现思路
针对现有技术的不足，本专利技术提出一种面向非规则=维集成电路片上网络的路由 方法及系统。 本专利技术提出一种面向非规则=维集成电路片上网络的路由方法，包括： 步骤1，根据所述非规则=维集成电路片上网络的拓扑结构，判断采用基于汉密尔 顿路径的容错路由算法路由数据包，或基于生成树的容错路由算法路由数据包； 步骤2,若采用基于所述汉密尔顿路径的容错路由算法路由数据包，根据源节点与 目的节点的位置确定使用按照节点编号单调上升或单调下降的顺序进行路由容错，所述数 据包沿选中的汉密尔顿路径进行传输过程中，使数据包每经过一个节点都距离目的节点更 近一步； 步骤3,若采用基于所述生成树的容错路由算法路由数据包，则选择生成树根节 点，根据根节点，W及源节点与目的节点的位置，选择传输路径完成所述数据包的传输；[001引步骤4,当所述数据包到达节点时，查看到达的节点的地址与所述目的节点的地址 是否相同，若相同，则所述数据包到达所述目的节点，否则循环执行步骤2或3,直到数据包 到达目的节点。 所述步骤1包括：若所述非规则=维集成电路片上网络中存在唯一的汉密尔顿路径，则选用所述唯 一的汉密尔顿路径执行基于汉密尔顿路径的容错路由算法;若所述非规则=维集成电路片 上网络中存在多条汉密尔顿路径，则在所述多条汉密尔顿路径中任意选择一条，执行基于 汉密尔顿路径的容错路由算法;若网络中未发现汉密尔顿路径，则采用基于生成树的容错 路由算法路由数据包。 所述步骤2中将所述非规则=维集成电路片上网络中的节点按照汉密尔顿路径上 的顺序依次编号。 所述步骤3中所述根节点满足： 1化r位于第L层上，其中仁化/'''2I-I) ,Kr为所述根节点，J为水平器件层数，L为水 平器件中的某一层水平器件； 2)设所述非规则S维集成电路片上网络的第(17/21--1)层上有I个节点，其中层内 编号为P的当前节点P，〇如U-I，设A P功当前节点P与层内除节点pW外的第i个节点的最 短跳步数，贝化r距离层内除节点pW外节点的平均最短跳步数为Nr, Nr为：所述步骤3还包括： 在始终为入向，始终为出向、先入向再出向运=种传输方向中选择传输路径完成 数据包的传输。数据包在确定根节点的生成树上进行传输过程中，使数据包每经过一个节 点本文档来自技高网...

【技术保护点】
一种面向非规则三维集成电路片上网络的路由方法，其特征在于，包括：步骤1，根据所述非规则三维集成电路片上网络的拓扑结构，判断采用基于汉密尔顿路径的容错路由算法路由数据包，或基于生成树的容错路由算法路由数据包；步骤2，若采用基于所述汉密尔顿路径的容错路由算法路由数据包，根据源节点与目的节点的位置确定使用按照节点编号单调上升或单调下降的顺序进行路由容错，所述数据包沿选中的汉密尔顿路径进行传输过程中，使数据包每经过一个节点都距离目的节点更近一步；步骤3，若采用基于所述生成树的容错路由算法路由数据包，则选择生成树根节点，根据根节点，以及源节点与目的节点的位置，选择传输路径完成所述数据包的传输；步骤4，当所述数据包到达节点时，查看到达的节点的地址与所述目的节点的地址是否相同，若相同，则所述数据包到达所述目的节点，否则循环执行步骤2或3，直到数据包到达目的节点。

【技术特征摘要】

【专利技术属性】
技术研发人员：周君，李华伟，李晓维，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：北京;11