一种基于STT-MRAM的读写缓存分离的SSD控制器制造技术

本发明专利技术属于计算机存储设备技术领域，具体涉及一种基于STT-MRAM的读写缓存分离的SSD控制器，包括：控制逻辑模块，读写缓存模块，纠错模块、读写驱动模块，读写缓存模块包括STT-MRAM存储器和DRAM存储器，STT-MRAM存储器缓存所有需要写入FLASH存储阵列的数据以及LBA修改增量表，DRAM存储器缓存所有需要从FLASH存储阵列中读出的数据、LBA映射表、控制器程序和用户配置。本发明专利技术的有益效果在于：采用STT-MRAM作为SSD控制器内的写缓存，利用STT-MRAM的高速读写性能和掉电非易失性能，解决SSD控制器中掉电后数据保护不足的问题，移除控制器中原有的掉电保护电容和掉电检测电路，增加系统可靠性，简化系统设计复杂度。

【技术实现步骤摘要】

本专利技术属于计算机存储设备
，具体涉及一种基于STT-MRAM的读写缓存分离的SSD控制器。
技术介绍
计算机外部存储器目前主要有两种，磁盘(HDD)和固态硬盘(SSD) JSD中的主要存储介质为闪存(FLASH MEMORY)，相比HDD，SSD的读写速度更快，随机访问性能更优秀，读写功耗更低，因此随着FLASH MEMORY制造工艺的提升和成本降低，SSD得到了越来越广泛的应用。目前商用的SSD中的存储介质FLASH主要有两种结构:NOR和NAND。相比NORFLASH，NAND FLASH具有更高的存储密度，更低的成本，是目前SSD的主流存储介质。但无论是NANDFLASH还是NOR FLASH，其存储介质的读、擦写速度分别在微秒级和毫秒级，无法与纳秒级的主机端处理器(HOST CPU)直接通信，因此，每一个SSD都包含存储介质阵列(NAND FLASH或NOR FLASH)和控制器两个部分，由控制器负责协助FLASH存储阵列与主机端处理器通信。如图1所示，其中SSD控制器3负责FLASH存储阵列4与主机端处理器2的所有通信和数据读写，承担了包括控制信号解析，地址解析，数据缓存，纠错，存储介质读写驱动等任务，对于SSDI的存储和数据读写性能有极其重要的作用。SSD I与主机端处理器2之间通过主机端通信接口 5连接，SSD控制器3与FLASH存储阵列4之间通过FLASH MEMORY颗粒厂商规定的通信接口 6连接。如图2所示，传统的SSD控制器3主要包含以下几个模块:控制逻辑模块7，读写缓存模块8，纠错模块9，读写驱动模块10。其中控制逻辑模块7主要完成以下功能，包括主机端处理器2控制信号解析，地址解析，接口协议解析，磨损均衡，垃圾回收等。读写缓存模块8通常由以下3部分组成:DRAM存储器11，掉电保护电容12和掉电检测电路13 ARAM存储器11的读写时延可以达到纳秒级，因此可以作为FLASH存储阵列4的前端高速读写缓存，协助SSD控制器3与主机端处理器2通信。DRAM存储器11与控制逻辑模块7之间的通信接口为DRAM接口，可以是DDR、DDR2、DDR3、LPDDR3、DDR4、LPDDR4等。作为SSD控制器3中的读写缓存，DRAM存储器11主要负责以下3个功能:写缓存功能一一缓存所有从主机端处理器2发送过来的需要写入FLASH存储阵列4的数据，读缓存功能一一缓存所有从FLASH存储阵列4中读出的数据，地址缓存功能一一逻辑地址映射表(LBA)、存储控制器程序和用户配置;掉电保护电容12的作用是，当掉电检测电路13检测到系统掉电发生时，保护电容12继续提供电量给SSD控制器3，在控制逻辑模块7的控制下，将DRAM存储器11中的写缓存数据全部回写至FLASH存储阵列4中。纠错模块9负责对FLASH存储阵列4中读出的数据进行纠错，同时对主机端处理器2写入FLASH存储阵列4中的数据进行编码。读写驱动模块10负责与FLASH存储阵列4通信，驱动FLASH MEMORY介质读写。为了尽可能的提高SSD的写带宽，SSD往往采取多通道并发的写策略，写通道数随着SSD容量的增加而逐渐增多。由于每一条写通道均需要写缓存，因此DRAM存储器11中的写缓存的总体容量也随着SSD存储容量增加而增加。另一方面，为了尽可能提升SSD存储介质的容量，目前主流的SSD都采用MLC NAND FLASH和TLC NAND FLASH，这两种FLASH介质的写操作均分为快页和慢页先后进行，因此当SSD在写快页数据时，DRAM存储器11中必须可靠缓存大量慢页数据，等待快页写完之后再将这些数据写入NAND FLASH中，这也对DRAM存储器11中的写缓存容量提出了更大的需求。为了保证所有写缓存中的数据在掉电发生时能够全部成功写回FLASH存储阵列4，掉电保护电容12的电量也必须随着DRAM存储器11中的写缓存容量增大而增大。由于SSD控制器3中留给掉电保护电容12的板卡面积有限，保护电容的容量难以随着SSD存储容量的快速增长而增大，SSD掉电数据丢失问题越来越严重。同时，掉电保护电容12的电量还会随着其使用次数的增加而降低，无法继续有效保护全部DRAM存储器11中的写缓存数据顺利写回FLASH存储阵列4，使得SSD使用寿命后期的掉电数据保护更加困难。另一方面，掉电保护电容12还会因为其漏液、爆炸等风险而降低系统可靠性。STT_MRAM(Spin Transfer Torque Magnetic Random Access Memory)是一种新型高速高可靠的存储器，具备纳秒级的读写速度，可以兼容各类DRAM接口协议，具备115级别的擦写寿命，而且掉电不丢失数据。STT-MRAM的主要结构可参见论文“‘Current-drivenexcitat1n of magnetic multilayers',J.C.Slonczewski,Journal of MagnetismandMagneticMaterials，159(1996)，L1-L7”、“‘Spin angular momentum transfer incurrentperpendicular nanomagnet i c junct1ns’，J.Z.Sun，IBM J.RES.&DEV.VOL.50N0.1JANUARY 2006”。
技术实现思路
本专利技术为克服上述的不足之处，目的在于提供一种基于STT-MRAM的读写缓存分离的SSD控制器，利用STT-MRAM的高速读写性能和掉电非易失性能，解决SSD控制器中掉电后数据保护不足的问题，增加系统可靠性，简化系统设计复杂度。本专利技术是通过以下技术方案达到上述目的:一种基于STT-MRAM的读写缓存分离的SSD控制器，包括:控制逻辑模块，读写缓存模块，纠错模块、读写驱动模块，读写缓存模块包括STT-MRAM存储器和DRAM存储器，STT-MRAM存储器缓存所有需要写入FLASH存储阵列的数据以及LBA修改增量表，DRAM存储器缓存所有需要从FLASH存储阵列中读出的数据、LBA映射表、控制器程序和用户配置。作为优选，读写缓存模块与控制逻辑模块之间通过DRAM接口进行通信。作为优选，所述DRAM接口为DDR或 DDR2 或 DDR3 或 LPDDR3 或 DDR4 或 LPDDR4。本专利技术的有益效果在于:采用STT-MRAM作为SSD控制器内的写缓存，利用STT-MRAM的高速读写性能和掉电非易失性能，解决SSD控制当前第1页1 2 本文档来自技高网...

【技术保护点】
一种基于STT‑MRAM的读写缓存分离的SSD控制器，包括：控制逻辑模块，读写缓存模块，纠错模块、读写驱动模块，其特征在于：读写缓存模块包括STT‑MRAM存储器和DRAM存储器，STT‑MRAM存储器缓存所有需要写入FLASH存储阵列的数据以及LBA修改增量表，DRAM存储器缓存所有需要从FLASH存储阵列中读出的数据、LBA映射表、控制器程序和用户配置。

【技术特征摘要】

【专利技术属性】
技术研发人员：徐庶，蒋信，李辉辉，左正笏，韩谷昌，刘瑞盛，孟皓，刘波，
申请(专利权)人：中电海康集团有限公司，
类型：发明
国别省市：浙江;33