晶片封装体及其制造方法技术

本发明专利技术揭露一种晶片封装体及其制造方法，该晶片封装体包括：一第一基底，具有一上表面、一下表面及一侧壁，其中一感测区或元件区及一导电垫邻近于上表面；一通孔，贯穿第一基底；以及一重布线层，自下表面延伸至通孔内，且与导电垫电性连接，其中重布线层还自下表面横向延伸而突出于第一基底的侧壁。本发明专利技术不仅能够提升晶片封装体的感测敏感度，还可缩小晶片封装体的尺寸。

【技术实现步骤摘要】
晶片封装体及其制造方法
本专利技术有关于一种晶片封装技术，特别为有关于一种晶片封装体及其制造方法。
技术介绍
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中，使其免受外界环境污染外，还提供晶片内部电子元件与外界的电性连接通路。具有感测功能的晶片封装体通常通过在晶片的上表面形成导电层作为信号接垫的外部电性连接路径，并通过打线将导电层电性连接至电路板。然而，上述制造方法通常在晶片的感测区上方沉积了多层膜层(例如，绝缘层)，造成感测区的敏感度降低。再者，上述晶片封装体的整体高度也受限于打线高度，导致具有感测功能的电子产品的尺寸难以进一步缩小。因此，有必要寻求一种新颖的晶片封装体及其制造方法，其能够解决或改善上述的问题。
技术实现思路
本专利技术提供一种晶片封装体，包括：一第一基底，具有一上表面、一下表面及一侧壁，其中一感测区或元件区及一导电垫邻近于上表面；一通孔，贯穿第一基底；以及一重布线层，自下表面延伸至通孔内，且与导电垫电性连接，其中重布线层还自下表面横向延伸而突出于第一基底的侧壁。本专利技术提供一种晶片封装体的制造方法，包括：提供一第一基底，第一基底具有一上表面、一下表面及一侧壁，其中一感测区或元件区及一导电垫邻近于上表面；形成一通孔，通孔贯穿第一基底；以及形成一重布线层，重布线层自下表面延伸至通孔内，且与导电垫电性连接，其中重布线层还自下表面横向延伸而突出于第一基底的侧壁。本专利技术不仅能够提升晶片封装体的感测敏感度，还可缩小晶片封装体的尺寸。附图说明图1A至1H是绘示出根据本专利技术一实施例的晶片封装体的制造方法的剖面示意图。图2是绘示出根据本专利技术一实施例的晶片封装体的平面示意图。其中，附图中符号的简单说明如下：100第一基底100a上表面100b下表面101侧壁110感测区或元件区120晶片区140、260绝缘层160导电垫180、280、400开口200暂时性基底220粘着层240通孔300重布线层320第二基底340接合层360、380侧边凹陷420外部元件440外部导电结构460封装层。具体实施方式以下将详细说明本专利技术实施例的制作与使用方式。然而应注意的是，本专利技术提供许多可供应用的专利技术概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本专利技术的特定方式，非用以限制本专利技术的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本专利技术，不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。本专利技术一实施例的晶片封装体可用以封装微机电系统晶片。然其应用不限于此，例如在本专利技术的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem，MEMS)、微流体系统(microfluidicsystems)、或利用热、光线、电容及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage，WSP)制程对影像感测元件、发光二极管(light-emittingdiodes，LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)或喷墨头(inkprinterheads)等半导体晶片进行封装。其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于通过堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegratedcircuitdevices)的晶片封装体。请参照图1H，其绘示出根据本专利技术一实施例的晶片封装体的剖面示意图。在本实施例中，晶片封装体包括一第一基底100、一通孔240及一重布线层(redistributionlayer，RDL)300。第一基底100具有一上表面100a及一下表面100b，且具有一侧壁101。在一实施例中，第一基底100可为一硅基底或其他半导体基底。一绝缘层140设置于第一基底100的上表面100a上。一般而言，绝缘层140可由层间介电层(interlayerdielectric，ILD)、金属间介电层(inter-metaldielectric，IMD)及覆盖的钝化层(passivation)组成。为简化图式，此处仅绘示出单层绝缘层140。在本实施例中，绝缘层140可包括无机材料，例如氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合或其他适合的绝缘材料。在本实施例中，绝缘层140内具有一个或一个以上的导电垫160，邻近于第一基底100的上表面100a。在一实施例中，导电垫160可为单层导电层或具有多层的导电层结构。为简化图式，此处仅以单层导电层作为范例说明，并以绝缘层140内的一个导电垫160作为范例说明。在本实施例中，绝缘层140内包括一个或一个以上的开口180，以露出对应的导电垫160。举例来说，当导电垫160为具有多层的导电层结构时，开口180可露出多层导电层结构中的顶层导电层。在本实施例中，晶片封装体包括一感测区或元件区110，其可邻近于第一基底100的上表面100a，且可通过内连线结构(未绘示)与导电垫160电性连接。在一实施例中，感测区或元件区110内可包括一影像感测元件。在另一实施例中，感测区或元件区110可用以感测生物特征。举例来说，感测区或元件区110内可包括指纹辨识感测元件或其他生物特征感测元件。在其他实施例中，感测区或元件区110可用以感测环境特征，例如感测区或元件区110内可包括一温度感测元件、一湿度感测元件、一压力感测元件或其他适合的感测元件。一个或一个以上的通孔240对应于导电垫160，自第一基底100的下表面100b朝上表面100a延伸，且贯穿第一基底100而露出邻近于导电垫160的绝缘层140。一绝缘层260设置于第一基底100的下表面100b，且延伸至通孔240的侧壁及底部。在本实施例中，绝缘层260可包括环氧树脂、无机材料(例如，氧化硅、氮化硅、氮氧化硅、金属氧化物或前述的组合)、有机高分子材料(例如，聚酰亚胺树脂、苯环丁烯、聚对二甲苯、萘聚合物、氟碳化物、丙烯酸酯)或其他适合的绝缘材料。一开口280贯穿通孔240底部上的绝缘层260，且延伸至绝缘层140内，以露出导电垫160的一部分。举例来说，当导电垫160为具有多层的导电本文档来自技高网...

【技术保护点】
一种晶片封装体，其特征在于，包括：一第一基底，具有一上表面、一下表面及一侧壁，其中一感测区或元件区及一导电垫邻近于该上表面；一通孔，贯穿该第一基底；以及一重布线层，自该下表面延伸至该通孔内，且与该导电垫电性连接，其中该重布线层还自该下表面横向延伸而突出于该第一基底的该侧壁。

【技术特征摘要】
2014.10.07 US 62/060,9841.一种晶片封装体，其特征在于，包括：一第一基底，具有一上表面、一下表面及一侧壁，其中一感测区或元件区及一导电垫邻近于该上表面；一通孔，贯穿该第一基底；以及一重布线层，自该下表面延伸至该通孔内，且与该导电垫电性连接，其中该重布线层还自该下表面横向延伸而突出于该第一基底的该侧壁。2.根据权利要求1所述的晶片封装体，其特征在于，该重布线层还延伸突出于该上表面，以电性连接至该导电垫。3.根据权利要求1所述的晶片封装体，其特征在于，还包括一绝缘层，该绝缘层设置于该第一基底与该重布线层之间，其中该绝缘层自该下表面横向延伸而突出于该侧壁，且该绝缘层具有一开口，该开口露出突出于该侧壁的该重布线层。4.根据权利要求3所述的晶片封装体，其特征在于，还包括一外部导电结构，该外部导电结构设置于该开口内，且电性连接至突出于该侧壁的该重布线层。5.根据权利要求1所述的晶片封装体，其特征在于，还包括一绝缘层，其中该导电垫位于该绝缘层内，且该绝缘层自该上表面横向延伸而突出于该侧壁。6.根据权利要求1所述的晶片封装体，其特征在于，还包括一第二基底，其中通过一接合层将该第一基底的该下表面设置于该第二基底上。7.根据权利要求6所述的晶片封装体，其特征在于，该接合层填入该通孔。8.根据权利要求6所述的晶片封装体，其特征在于，该第二基底内包括特定应用集成电路或信号处理器。9.根据权利要求1所述的晶片封装体，其特征在于，该感测区或元件区内包括影像感测元件、生物特征感测元件或环境特征感测元件。10.根据权利要求1所述的晶片封装体，其特征在于，还包括一侧边凹陷，其中该侧边凹陷的一侧壁构成该第一基底的该侧壁，且该侧边凹陷沿着该第一基底的一侧边的至少一部分长度横向延伸。11.根据权利要求10所述的晶片封装体，其特征在于，该侧边凹陷沿着该侧边的全部长度横向延伸。12.根据权利要求11所述的晶片封装体，其特征在于，该侧边凹陷还延伸至与该侧边相邻的至少一另一侧边的至少一部分长度。13.一种晶片封装体的制造...

【专利技术属性】
技术研发人员：黃玉龙，
申请(专利权)人：精材科技股份有限公司，
类型：发明
国别省市：中国台湾;71