透明导电性膜的制造方法技术

本发明专利技术提供一种透明导电性膜的制造方法，可以更高速度地形成被低电阻化了的透明导电层。本发明专利技术是包括在基材膜上利用溅射法由含有铟-锡复合氧化物的靶形成透明导电层的工序的透明导电性膜的制造方法，所述溅射法是在溅射成膜装置的每1个溅射室具备的2个所述靶处分别连接DC电源而进行的DC双靶溅射法。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种。
技术介绍
近年来，由于投影型静电容量式的触控面板、矩阵型的电阻膜式触控面板能够进 行多点输入(多点触控），因此操作性优异，其需求急速地上升。作为此种触控面板的电极构 件，提出了在基材膜上形成有透明导电性薄膜的透明导电性膜。透明导电性薄膜的赋予一 般是通过利用真空环境下的溅射形成铟-锡复合氧化物膜而进行(专利文献1)。 现有技术文献 专利文献 专利文献1:日本特开2009-076432号公报
技术实现思路
专利技术所要解决的问题 特别是带有触控面板的显示器产品的市场正在被扩大之中，以低耗电为目的而具 有被低电阻化(高导电性化）了的透明导电层的透明导电性膜的需求逐渐提高。另外，为了 应对此种需求的增大，要求更高速度下的成膜。 本专利技术的目的在于，提供一种能够以更高速度形成被低电阻化了的透明导电层的 。 用于解决问题的方法本专利技术人等为了解决所述问题进行了深入研究，结果发现可以利用下述构成来实 现上述目的，从而完成了本专利技术。 即，本专利技术是包含在基材膜上由含有铟-锡复合氧化物的靶利用溅射法形成透明 导电层的工序的， 所述溅射法是在溅射成膜装置中的每1个溅射室具备的2个所述靶上分别连接DC 电源而进行的DC双靶溅射法。 该制造方法中，作为形成透明导电层时的溅射法，由于采用了在每1个溅射室具备 的2个所述靶上分别连接DC电源而进行的DC双靶溅射法，因此可以使溅射速度为单一靶溅 射法的2倍，可以实现成膜工序的高速化。另外，通过在1个溅射室中设置2个靶，可以提高溅 射室内的等离子体密度。其结果是，可以形成更加致密的溅射膜，因此可以降低所得的透明 导电层的电阻率。而且，在1个溅射室中具备1个靶的以往类型的溅射成膜装置中，可以提高 DC电源的输出而提高等离子体密度。然而，如果过多提高输出，则加在靶上的负载就会变 大，会产生裂纹或节瘤（因异物混入而焦糊的状态），因此能够负载在靶上的输出受到限制， 不能期望像DC双靶溅射法那样的低电阻化及溅射成膜的高速化。 所述2个靶间的最短距离优选为10mm以上且150mm以下。通过将靶间的最短距离设 为上述下限以上，就可以防止在与DC电力同时施加磁场而成膜时的磁场之间的干扰，而形 成良好膜质的透明导电层。另一方面，通过将上述最短距离设为上述上限以下，就可以有效 地提高溅射室内的等离子体密度。 也可以在所述溅射成膜装置中，设置2个以上的溅射室，在各溅射室中独立地利用 DC双靶溅射法形成所述透明导电层。在形成2层以上的具有层叠结构的透明导电层的情况 下，通过根据各层的性状变更各溅射室中的DC双靶溅射法的条件，就可以效率良好地形成 具有层叠结构的透明导电层。【附图说明】 图1是表示本专利技术的一个实施方式的溅射成膜装置的构成的概念图。 图2是本专利技术的一个实施方式的透明导电性膜的示意性剖面图。 图3是表示本专利技术的另外的实施方式的溅射成膜装置的构成的概念图。 图4是本专利技术的另外的实施方式的透明导电性膜的示意性剖面图。【具体实施方式】 在参照附图的同时，对本专利技术的的实施方式说明如下。 其中，在图的一部分或全部中，省略说明中不需要的部分，另外还有为了使说明容易而进行 放大或缩小等来图示的部分。表示上下等位置关系的用语是单纯地为了使说明容易而使用 的，没有任何限定本专利技术的构成的意图。《第一实施方式》以下，对作为本专利技术的一个实施方式的第一实施方式进行说明。在先对透明导电 性膜的制造方法进行说明后，对作为结果物的透明导电性膜进行说明。[] 图1是表示本专利技术的一个实施方式的溅射成膜装置的构成的概念图。溅射成膜装 置100采用了如下的卷对卷(roll-to-roll)方式，即，基材膜1被从送出辊53中送出，经过导 辊55,由温度调节辊52搬送，经过导辊56,由卷绕辊54卷绕。溅射成膜装置100内被排气到给 定的压力以下(排气机构未图示）。温度调节辊52被控制为给定的温度。 本实施方式的溅射成膜装置100具备1个溅射室11。溅射室11是由溅射成膜装置 100的壳体101、隔壁12和温度调节辊52包围的区域，在溅射成膜时可以形成独立的溅射气 氛。溅射室11具备2片铟-锡复合氧化物（ΙΤ0)靶13A、13B<JT0靶13A、13B分别与DC电源16连 接，由该DC电源进行放电，在基材膜1上形成透明导电层。在溅射室11内进行DC电源16的等 离子体控制，并且将氩气及氧气以给定的体积比（例如氩气:氧气= 98:2)导入溅射室11内。 如此所述，在溅射成膜装置100中，由于溅射室11具备2个ΙΤ0靶，因此可以使溅射速度为单 一靶溅射法的2倍而实现成膜工序的高速化，并且可以提高溅射室内的等离子体密度，其结 果是，可以形成更加致密的溅射膜，降低所得的透明导电层的电阻率。 ΙΤ0靶13A、13B的形状既可以是如图1所示的平板型（planer)，也可以是圆筒型 (rotary)〇 2个ΙΤ0革E113A、13B间的最短距离优选为10mm以上且150mm以下，更优选为20mm以上 且140mm以下。如果ΙΤ0祀间的最短距离过小，贝lj会有在与DC电力同时施加磁场而成膜时因 磁场之间干扰而无法进行所需的成膜的情况。通过采用上述最短距离的下限，就可以防止 此种磁场的干扰而形成良好膜质的透明导电层。另一方面，如果上述最短距离过大，则会变 为与排列2个单一 ITO靶相同的状态而使等离子体密度不会充分地增加，会有无法充分地获 得在1个溅射室11内具备2个ITO靶的优点的情况。通过将上述最短距离设为给定值以下，就 可以效率优良地提高溅射室11内的等离子体密度。作为ΙΤ0靶13A、13B，适合使用含有铟-锡复合氧化物的靶（In2〇3-Sn0 2靶）。在使用 In2〇3-Sn02金属氧化物靶的情况下，该金属氧化物靶中的Sn0 2的量相对于将In2〇3和Sn02相 加的重量而言，优选为0.5重量％~15重量％，更优选为1~12重量％，进一步优选为2~12 重量％。如果靶中的Sn0 2的量过少，则会有IT0膜的耐久性差的情况。另外，如果Sn02的量过 多，则ΙΤ0膜难以被结晶化，会有透明性、电阻值的稳定性不够充分的情况。 优选在使用了此种ΙΤ0靶的溅射成膜时，排气到使溅射成膜装置100内的真空度 (极限真空度)优选为1 X l〇_3Pa以下，更优选为1 X l(T4Pa以下，形成去掉了溅射成膜装置 100内的水分、从基材膜1中产生的有机气体等杂质的气氛。这是因为，水分、有机气体的存 在会使溅射成膜中产生的悬空键（夕''^夕''1)^夕''求^1"')终结，妨碍11'〇等导电性氧化物的晶 体生长。 向像这样排气了的溅射室11内，导入Ar等惰性气体，并且根据需要导入作为反应 性气体的氧气等而在IPa以下的减压下进行溅射成膜。成膜时的溅射室11内的压力优选为 0.05Pa~IPa，更优选为0.1 Pa~0.7Pa。如果成膜压力过高，则成膜速度有降低的趋势，相反 如果压力过低，则放电有变得不稳定的趋势。 对各ΙΤ0靶13A、13B输入的DC电源16的电力密度可以考虑所需的透明导电层的厚 度或电阻率、生产效率等适当地设定。DC电源16的电力密度优选为0.6W/cm2以上且9. OW/cm2 以下，更优选为〇. 9W/c本文档来自技高网...

【技术保护点】
一种透明导电性膜的制造方法，是包括在基材膜上利用溅射法由含有铟‑锡复合氧化物的靶形成透明导电层的工序的透明导电性膜的制造方法，所述溅射法是在溅射成膜装置的每1个溅射室具备的2个所述靶处分别连接DC电源而进行的DC双靶溅射法。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：梨木智刚，加藤久登，别府浩史，梶原大辅，高见佳史，
申请(专利权)人：日东电工株式会社，
类型：发明
国别省市：日本;JP