具有带有至少一个高阻挡层的多量子阱的光电子半导体芯片制造技术

技术编号:13157960 阅读:109 留言:0更新日期:2016-05-09 20:08
提出一种光电子半导体芯片(10),包括:p型半导体区域(4);n型半导体区域(6);设置在p型半导体区域(4)和n型半导体区域(6)之间的有源层(5),所述有源层构成为多量子阱结构(7),其中多量子阱结构(7)具有多个交替的量子阱层(71)和阻挡层(72,73),其中与距n型半导体区域(6)相比更靠近p型半导体区域(4)设置的至少一个阻挡层是高阻挡层(73),所述高阻挡层具有电子带隙(Ehb),所述电子带隙大于其余的阻挡层(72)的电子带隙(Eb)。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种光电子半导体芯片,所述光电子半导体芯片具有构成为多量子阱结构的有源层。本专利申请要求德国专利申请102013 107 969.5的优先权,其公开内容在此作为参引并入本文。
技术介绍
在发射辐射的光电子半导体芯片、例如LED芯片或激光二极管芯片中,辐射的发射通常与工作温度相关。典型地,要考虑辐射产生的效率随着温度升高而降低。辐射产生的降低的效率在非常高的工作温度下会引起亮度的明显降低。例如,在包含InGaAlP半导体材料并且在550nm至640nm的波长范围中发射的发射福射的半导体芯片中,在温度从室温升高到大约100°C的情况下,如果不采取用于使辐射发射稳定的适当措施,则会出现达到80百分比的亮度降低。
技术实现思路
本专利技术基于下述目的,提出一种发射辐射的光电子半导体芯片,所述光电子半导体芯片的特征在于降低辐射发射的温度相关性。所述目的通过根据独立要求1的光电子半导体芯片来实现。本专利技术的有利的设计方案和改进方案是从属权利要求的主题。根据至少一个设计方案,光电子半导体芯片具有ρ型半导体区域、η型半导体区域和设置在Ρ型半导体区域和η型半导体区域之间的有源层,所述有源层构成为多量子阱结构。多量子阱结构具有多个交替的量子阱层和阻挡层,其中阻挡层与量子阱层相比具有较大的电子带隙。在光电子半导体芯片中,有利地,多量子阱结构的阻挡层的与距η型半导体区域相比更靠近Ρ型半导体区域设置的至少一个阻挡层是高阻挡层。在此并且在下文中,将高阻挡层理解成下述阻挡层,所述阻挡层具有大于多量子阱结构的其余的阻挡层的电子带隙办的电子带隙Ehb。换言之,多量子阱结构的阻挡层除了至少一个高阻挡层之外分别具有电子带隙Eb,其中在与距η型半导体区域相比更靠近ρ型半导体区域设置的一个或多个高阻挡层中的电子带隙提高到值Ehb>Eb。为了实现至少一个高阻挡层的更大的电子带隙Ehb,至少一个高阻挡层有利地具有不同于多量子阱结构的其余的阻挡层的材料组成的材料组成。多量子阱结构的没有构成为高阻挡层的其余的阻挡层有利地分别具有相同的材料组成和相同的电子带隙Eb。将至少一个高阻挡层加入多量子阱结构的朝向ρ型半导体区域的区域中具有下述优点,高阻挡层用作为尤其用于空穴的载流子阻挡。尤其已经证实的是,对于空穴而言比对于电子而言更难经过高阻挡层。从P型半导体区域注入到多量子阱结构中的空穴因此不能够无阻碍地分布在整个多量子阱结构中,而是优选地在一个量子阱层或多个多量子阱层中积聚,所述量子阱层设置在P型半导体区域和至少一个高阻挡层之间。通过空穴在多量子阱结构中的所述不均匀的分布,辐射产生的效率尤其在低的温度下、例如在室温下降低。相反地,在较高的温度下,对于空穴而言更容易经过多量子阱结构的朝向Ρ型半导体区域的区域中的高阻挡层。空穴随着温度升高更均匀地分布在多量子阱结构中,使得在多量子阱结构的更大的区域中发生载流子复合,以产生辐射。温度越高,通过至少一个高阻挡层造成的辐射产生的效率降低出于所述原因越小。辐射产生的效率在低的温度下、尤其在室温下通过至少一个加入到量子阱结构中的高阻挡层造成的降低在此处描述的多量子阱结构中有意地予以考虑,以便抵抗在温度升高时在发射辐射的半导体器件中典型地观察到的降低的效率。典型地,发射辐射的半导体器件的效率随着温度升高而降低,因为载流子在有源区中的埋置由于载流子的更大的迀移率变得更差进而出现在有源层之外以不进行辐射的复合的形式的增大的损耗。将至少一个高阻挡层加入到多量子阱结构的朝向Ρ型半导体区域的区域中引起相反效应,通过相反效应,辐射产生的效率随着温度升高而增大。以所述方式,减少或者优选甚至补偿通常观察到的亮度随着温度升高的降低。光电子半导体芯片的特征因此在于发射的辐射的亮度的改进的温度稳定性。根据一个优选的设计方案,至少一个高阻挡层具有电子间隙Ehb,对此适用的是:Ehb-Eb 20.05eV。高阻挡层的材料组成因此优选地选择成,使得高阻挡层具有与其余的阻挡层相比大至少0.05eV的电子带隙。在一个特别优选的变型方案中,至少一个高阻挡层的电子带隙Ehb甚至比其余的阻挡层的电子带隙大0.leV。多量子阱结构优选具有不多于10个的高阻挡层。多量子阱结构中的高阻挡层的数量优选在1和10之间,特别优选在1和5之间。在光电子半导体芯片的一个设计方案中,从ρ型半导体区域开始,多量子阱结构的前k个阻挡层是高阻挡层,其中k是在1和10之间并且特别优选在1和5之间的数字。在一个优选的设计方案中,多量子阱结构具有刚好一个高阻挡层。除刚好一个高阻挡层之外,优选全部其余的阻挡层分别具有相同的带隙Eb。加入刚好一个高阻挡层具有下述优点,辐射产生的效率在室温下与在应用多个高阻挡层的情况下相比不那么强地降低。在应用刚好一个高阻挡层时,所述高阻挡层优选设置在从ρ型半导体区域开始为第m个量子阱层的量子阱和直接相邻的量子阱层之间,其中m是在1和20之间、优选在1和10之间的数字。换言之,在该设计方案中,在1和20之间、优选在1和10之间的量子阱层设置在ρ型半导体区域和高阻挡层之间,并且全部其余的量子阱层设置在高阻挡层和η型半导体区域之间。在低的工作温度下,因此,空穴优选在Ρ型半导体区域和高阻挡层之间的m个量子阱层中积聚。在该设计方案中,尤其可以是m=l。在该情况下,高阻挡层设置在从ρ型半导体区域开始的第一量子阱层和第二量子阱层之间。在该设计方案中,因此,仅多量子阱结构的最靠外的量子阱层借助于高阻挡层与其余的量子阱层分开。在另一个设计方案中,多量子阱结构不仅具有一个高阻挡层,而且具有多个高阻挡层,所述多个高阻挡层与距η型半导体区域相比更靠近ρ型半导体区域设置。在应用多个高阻挡层的情况下,可能必须考虑在室温下的效率的更加强的降低,其中但是这提供下述可能性,在高的温度下降低或甚至补偿亮度的更大的下降。因此,相对于不具有高阻挡层的多量子阱结构,得到虽然在室温下明显降低的但是具有明显改进的温度稳定性的亮度。多量子阱结构可以基于磷化物化合物半导体,尤其InxAlyGaityP,其中1,0< y < 1并且x+y < 1,并且例如设为用于在550nm至640nm的波长范围中发射福射。在具有这种有源层的光电子半导体芯片中,至少一个高阻挡层是特别有利的,因为这种半导体芯片典型地具有发射的亮度的强的温度相关性,所述温度相关性可以借助于至少一个高阻挡层减小或者甚至补偿。替选地,多量子阱结构可以基于氮化物化合物半导体,尤其InxAlyGaityN,其中0<x<l,0<y< 1并且x+y < 1,并且例如设为用于在紫外的或蓝色的光谱范围中发射。此外,多量子讲结构也可以基于砷化物化合物半导体,尤其InxAlyGaityAs,其中0 <x^l,0^y<1并且x+y < 1,并且设为用于在红色和/或红外的光谱范围中、例如在大约700nm至800nm下发射。在一个优选的设计方案中,至少一个高阻挡层和其余的阻挡层分别具有InxAlyGai—X—yP、InxAlyGaityN 或 InxAlyGaityAs,其中0 <x<l,0<y< 1 并且 x+y < 1,其中至少一个高阻挡层本文档来自技高网...
<a href="http://www.xjishu.com/zhuanli/59/CN105493299.html" title="具有带有至少一个高阻挡层的多量子阱的光电子半导体芯片原文来自X技术">具有带有至少一个高阻挡层的多量子阱的光电子半导体芯片</a>

【技术保护点】
一种光电子半导体芯片(10),包括:‑p型半导体区域(4);‑n型半导体区域(6);‑设置在所述p型半导体区域(4)和所述n型半导体区域(6)之间的有源层(5),所述有源层构成为多量子阱结构(7),其中所述多量子阱结构(7)具有多个交替的量子阱层(71)和阻挡层(72,73),其中与距所述n型半导体区域(6)相比更靠近所述p型半导体区域(4)设置的至少一个阻挡层是高阻挡层(73),所述高阻挡层具有大于其余的阻挡层(72)的电子带隙Eb的电子带隙Ehb。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:伊瓦尔·通林费利克斯·恩斯特
申请(专利权)人:欧司朗光电半导体有限公司
类型:发明
国别省市:德国;DE

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1