一种发光二极管元件及其制备方法技术

本发明专利技术提出了一种发光二极管元件，包括衬底、N型半导体层、发光层和P型半导体层，其中，所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层为掺杂类型与相邻的半导体层相同的掺杂层，所述阻隔层由低掺杂层和高掺杂层依次交替堆叠而成，所述高掺杂层的掺杂浓度大于所述低掺杂层的掺杂浓度，所述低掺杂层浓度为1×1017~5×1017cm-3；所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。

【技术实现步骤摘要】

本专利技术属于半导体制造
，特别涉及。
技术介绍
发光二极管(LED)具有效率高、寿命长、体积小、功耗低等优点，可以用于室内外照明、屏幕显示、背光源等，在该产业的发展中，GaN材料是V-1II族化合物半导体的典型代表，那么如何提高GaN基发光二极管的光电性能成为半导体照明产业的关键技术。传统的GaN基外延结构，通常在N型层与发光层之间或P型层与发光层之间增加非掺杂层或掺杂浓度低于IX 1017cm—3的掺杂层，用以均匀电流密度，改善电流分布状况。然而，此非掺杂层或掺杂浓度低于IX 1017cm—3的掺杂层造成外延结构中出现非期望的n-p-n或p-n-p结，具有该现象的发光二极管元件在使用过程中，特别是在低电流条件下使用时出现电压回转现象。而后将具有此现象的发光二极管与正常发光二极管串联应用于照明领域时，在电流逐渐加大供电时，具有此现象的发光二极管较正常发光二极管出现延迟亮灯的状况，而在电流逐渐减小断电时，则出现延迟灭灯的状况，从而造成同一模块或矩阵的半导体元件出现非预期的延迟开启或熄灭效果。
技术实现思路
针对上述问题，本专利技术提出了，通过在发光层两侧或其中一侧插入一阻隔层，所述阻隔层的掺杂类型与相邻的N型半导体层或P型半导体层掺杂类型相同，以此避免发光二极管元件内部形成微型n-p-n结或p-n-p结，防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。本专利技术提供的技术方案为:一种发光二极管元件包括衬底、N型半导体层、发光层和P型半导体层，其中，所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层掺杂类型与相邻的N型半导体层或P型半导体层相同；即，当所述阻隔层与所述N型半导体层相邻时，所述掺杂杂质为S1、Sn、S、Se、Te中的其中一种；当所述阻隔层与所述P型半导体层相邻时，所述掺杂杂质为Be、Mg、Zn、Cd、C中的其中一种。所述阻隔层由浓度为1 X 1017?5 X 1017cm—3的低掺杂层和浓度大于5 X 1017cm—3的高掺杂层依次交替堆叠而成;所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。优选的，所述低掺杂层的杂质浓度低于相邻的所述N型半导体层或P型半导体层。优选的，所述低掺杂层与高掺杂层厚度比例为2:1-100:1。优选的，所述高掺杂层的掺杂浓度为5X1018?5X 102Qcnf3。优选的，所述低掺杂层的厚度为20?500nm。本专利技术结构中，利用浓度为1X 1017?5 X 1017cm—3的低掺杂层与浓度为5 X 1018?5 X102<3cm—3的高掺杂层交替堆叠形成阻隔层替代常规结构中非掺杂或浓度低于1 X 1017cm—3的低掺杂插入层，避免此现象的产生。因为当阻隔层中故意掺杂有高于发光二极管元件生长时的背景杂质浓度，且与相邻半导体层掺杂类型相同，避免在发光二极管元件内部形成微型n-p-n结或p-n-p结。且本专利技术中阻隔层为低掺杂层与高掺杂层交替堆叠，相较于现有技术中非掺杂层/掺杂层堆叠或Delta掺杂层/连续掺杂层堆叠，本专利技术的阻隔层内部及该阻隔层与相邻半导体层之间均不会形成微型n-p-n结；且同时提高均匀电流密度的作用。因此，本专利技术结构在不影响电流分布效果的前提下，避免发光二极管元件结构中出现的n-p-n结，避免发光二极管元件在工作中出现电压回转现象，提升发光二极管的性能一致性。同时，本专利技术提出一种发光二极管元件的制备方法，所述方法包括: 提供一衬底； 在所述衬底上沉积N型半导体层； 在所述N型半导体层上沉积发光层和P型半导体层； 其中，所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n-p-n结或p-n-p结的阻隔层，所述阻隔层掺杂类型与相邻的N型半导体层或P型半导体层相同，所述阻隔层由浓度为1 X 1017?5X 1017cm—3的低掺杂层和浓度大于5X 1017cm—3的高掺杂层依次交替堆叠而成;所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。优选的，所述低掺杂层的杂质浓度低于相邻的所述N型半导体层或P型半导体层。优选的，所述高掺杂层的掺杂浓度为5X1018?5X102Qcm—3。优选的，所述阻隔层的沉积温度为700?1100°C。优选的，所述阻隔层的沉积压力为20?200tOrr。优选的，所述低掺杂层的厚度为20nm?500nm。优选的，所述低掺杂层与高掺杂层厚度比例为2:1?100:1。本专利技术至少具有以下有益效果:本专利技术在发光层两侧或其中一侧插入一阻隔层，所述阻隔层由低浓度掺杂层、高浓度掺杂层依次堆叠组成，其可以很好地避免发光二极管元件内部出现的微型n-p-n结或p-n-p结，避免发光二极管元件在工作中出现电压回转现象，以及在应用过程中因电流逐渐加大供电导致的延迟亮灯的状况，或在电流逐渐减小关电时出现的延迟灭灯状况，从而降低同一模块或矩阵的半导体元件出现非预期的延迟开启或熄灭状况的发生，提升各发光二极管的性能一致性。同时试验结果证明，本专利技术中阻隔层的低浓度范围为IX 1017?5 X1017cm—3时，对于电流密度的均匀效果与非掺杂层相比亦无明显差异，且也使发光二极管元件的电压有所降低。【附图说明】附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。此外，附图数据是描述概要，不是按比例绘制。图1为本专利技术实施例1之发光二极管结构示意图。图2为本专利技术实施例2之发光二极管结构示意图。图3为本专利技术实施例3之发光二极管结构示意图。图中:10.衬底;20.N型半导体层;30.发光层;40.P型半导体层;50、50’.阻隔层;51、51’.低掺杂层;52、52’.高掺杂层。【具体实施方式】下面结合附图和实施例对本专利技术的【具体实施方式】进行详细说明。实施例1 参看附图1，本专利技术提供一种发光二极管元件，该元件包括衬底10、N型半导体层20、发光层30和P型半导体层40，其中，所述发光层30与N型层20之间具有一避免发光二极管元件内部形成微型n-p-n结的阻隔层50，所述阻隔层50掺杂类型与相邻的N型半导体层相同，为S1、Sn、S、Se、Te的其中一种;所述阻隔层50由掺杂浓度为1X1017?5X1017cm—3的低掺杂层51和浓度大于5 X 1017cm—3的高掺杂层52依次交替堆叠而成，高掺杂层的浓度优选5 X 1018?5 X102Qcm—3，堆叠次数为1?500，。且为了不影响阻隔层50对电流密度的均匀效果，本专利技术中低掺杂层51的掺杂浓度低于相邻的N型半导体层或P型半导体层，此实施例中，低掺杂层51掺杂浓度低于N型半导体层20掺杂浓度。低掺杂层51的厚度为20?500nm，低掺杂层51与高掺杂层52的厚度比例为2:1-100:1。所述阻隔层防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。本专利技术同时提供一种发光二极管元件的制备方法，具体包括:提供一衬底10，衬底10为蓝宝石、碳化硅、硅、氮化镓等材料，本实施例优选蓝宝石;在衬底10上沉积N型半导体层20，N型半导体层20为单层结构或掺杂浓度不同的多层结构；随后调节反应腔本文档来自技高网...

【技术保护点】
一种发光二极管元件，包括衬底、N型半导体层、发光层和P型半导体层，其特征在于：所述发光层的一侧或者两侧具有一避免发光二极管元件内部形成微型n‑p‑n结或p‑n‑p结的阻隔层，所述阻隔层的掺杂类型与相邻N型半导体层或P型半导体层相同；所述阻隔层由浓度为1×1017~5×1017cm‑3的低掺杂层和浓度大于5×1017cm‑3的高掺杂层依次交替堆叠而成；所述阻隔层用于防止发光二极管元件在工作中出现电压回转现象造成的开/关延迟效应。

【技术特征摘要】

【专利技术属性】
技术研发人员：寻飞林，张家宏，林兓兓，李政鸿，
申请(专利权)人：安徽三安光电有限公司，
类型：发明
国别省市：安徽;34