像素单元以及像素阵列制造技术

本发明专利技术提供一种像素单元以及像素阵列，该像素单元包括扫描线、多条数据线、第一像素结构与第二像素结构、第一共用电极线与第二共用电极线以及共用连接部。第一像素结构包括第一开关元件、第一主像素电极、第一子像素电极以及第一主动元件。第二像素结构包括第二开关元件、第二主像素电极、第二子像素电极以及第二主动元件。第一主像素电极与子像素电极以及第一主动元件与第一开关元件电连接。第二主像素电极与子像素电极以及第二主动元件与第二开关元件电连接。第一共用电极线与第二共用电极线于扫描线通过之处彼此分离。共用连接部电连接第一共用电极线与第二共用电极线。

【技术实现步骤摘要】

本专利技术是有关于一种像素单元以及像素阵列，且特别是有关于一种具有共用连接部的像素单元以及像素阵列。
技术介绍
随着科技的进步，显示器的技术也不断地发展。轻、薄、短、小的平面显示器(FlatPanelDisplay,FPD)逐渐取代传统厚重的阴极映像管显示器(CathodeRayTube,CRT)。在现行的显示器产品当中，为了增加画面清晰度，会在像素单元中设计连接到共用准位的晶体管以及共用电极线，以产生分压效果。
技术实现思路
本专利技术提供一种像素单元以及像素阵列，其能有效增加开口率，并防止透明电极材料短路或是断线的问题，以提高显示器的良率以及品质。本专利技术提供一种像素单元，其包括扫描线、第一数据线、第二数据线、第一像素结构、第二像素结构、第一共用电极线、第二共用电极线以及共用连接部。第一像素结构包括第一开关元件、第一主像素电极、第一子像素电极以及第一主动元件。第二像素结构包括第二开关元件、第二主像素电极、第二子像素电极以及第二主动元件。第一主像素电极以及第一子像素电极分别配置于扫描线的两侧且与第一开关元件电连接。第一主动元件与第一开关元件电连接。第二像素结构包括第二开关元件、第二主像素电极、第二子像素电极以及第二主动元件。第二主像素电极以及第二子像素电极分别配置于扫描线的两侧且与第二开关元件电连接。第二主动元件与第二开关元件电连接。第一共用电极线配置于第一主像素电极以及第二主像素电极之间。第二共用>电极线配置于第一子像素电极以及第二子像素电极之间，且第一共用电极线与第二共用电极线于扫描线通过之处彼此分离。共用连接部电连接第一共用电极线与第二共用电极线。本专利技术提供一种像素阵列，其包括多个上述像素单元，且像素单元重复排列成一阵列。像素单元的第一像素结构以及第二像素结构在第一方向上交错排列，以定义出多个行，且第一像素结构以及第二像素结构在第二方向上交错排列，以定义出多个列。其中，第一方向不同于第二方向。基于上述，本专利技术的像素结构以及像素阵列利用跨线衔接的方式增加开口率。另一方面，由于本专利技术的像素结构以及像素阵列的设计能够使得桥接电极与像素电极具有较大的距离，因此能够避免桥接电极与像素电极之间的短路问题的发生。除此之外，通过本专利技术的像素结构以及像素阵列的设计，亦能避免桥接电极断线，以提高显示器的良率。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1是本专利技术一实施例的像素阵列的上视示意图；图2是图1的像素阵列中的像素单元的上视示意图；图3是根据图2的剖线A-A’的剖面示意图；图4是根据图2的剖线B-B’的剖面示意图；图5是本专利技术另一实施例的像素阵列中的像素单元的上视示意图；图6是根据图5的剖线A-A’的剖面示意图；图7是根据图5的剖线B-B’的剖面示意图。附图标记U、U’：像素单元P1：第一像素结构P2：第二像素结构DL1：第一数据线DL2：第二数据线SL：扫描线A1：第一开关元件A2：第二开关元件TFT1：第一薄膜晶体管TFT2：第二薄膜晶体管TFT3：第三薄膜晶体管TFT4：第四薄膜晶体管G1、G2、G3、G4：栅极S1、S2、S3、S4：源极D1、D2、D3、D4：漏极CH1、CH2、CH3、CH4：通道层GT1：第一栅极GT2：第二栅极ST1：第一源极ST2：第二源极DT1：第一漏极DT2：第二漏极CHT1：第一通道层CHT2：第二通道层PEM1：第一主像素电极PEM2：第二主像素电极PES1：第一子像素电极PES2：第二子像素电极CL1：第一共用电极线CL2：第二共用电极线CN：共用连接部C1：第一接触窗C2：第二接触窗C3：第三接触窗C4：第四接触窗C5：第五接触窗C6：第六接触窗C7：第七接触窗CG1：第一栅绝缘层接触窗CG2：第二栅绝缘层接触窗B1～Bn：列R1～Rm：行MD：第一方向TD：第二方向GI：栅绝缘层100：基板200：绝缘层具体实施方式图1是本专利技术一实施例的像素阵列PA的上视示意图。请参照图1，像素阵列PA包括多个重复排列的像素单元U。像素单元U包括扫描线SL、第一数据线DL1、第二数据线DL2、第一像素结构P1、第二像素结构P2、第一共用电极线CL1、第二共用电极线CL2以及共用连接部CN。在本实施例中，第一像素结构P1以及第二像素结构P2在第一方向TD上交错排列，以定义出多个列B1～Bn。另一方面，第一像素结构P1以及第二像素结构P2在与第一方向TD不同的第二方向MD上交错排列，以定义出多个行R1～Rm。具体来说，在第M行上，第一像素结构P1会位于第N列，且第二像素结构P2会位于第N+1列。另一方面，在第M+1行上，第一像素结构P1会位于第N+1列，且第二像素结构P2会位于第N列。举例来说，若N＝1且M＝2，则在第2行上，第一像素结构P1会位于第1列而第二像素结构P2会位于第2列。另一方面，在第3行上，第一像素结构P1会位于第2列而第二像素结构P2会位于第1列。换言之，在本实施例中，第一像素结构P1为棋盘格状排列，且第二像素结构P2亦为棋盘格状排列，如图1所示。另一方面，在第M行上，共用连接部CN位于第N列以及第N+1列之间，且在第M+1行上，共用连接部CN位于第N+1列以及第N+2列之间。举例来说，在第2行上，共用连接部CN位于第1列以及第2列之间，且在第3行上，共用连接部CN会位于第2列以及第3列之间。图2是图1的像素阵列PA中的像素单元U的上视示意图。请参照图2，如前述，像素单元U包括扫描线SL、第一数据线DL1、第二数据线DL2、第一像素结构P1、第二像素结构P2、第一共用电极线CL1、第二共用电极线CL2以及共用连接部CN。第一像素结构P1包括第一开关元件A1、第一主像素电极PEM1、第一子像素电极PES1以及第一主动元件T1。另一方面，第二像素结构P2包括第二开关元件A2、第二主像素电极PEM2、第二子像素电极PES2以及第二主动元件T2。图3是根据图2的剖线A-A’的剖面示意图。图4是根据图2的剖线B-B’的剖面示意图。请同时参照图2至图4，以下将详细说明像素单元U的形成方式。首先，在基板100上形成本文档来自技高网...

【技术保护点】
一种像素单元，其特征在于，所述的像素单元包括：一扫描线；一第一数据线以及一第二数据线；一第一像素结构，包括:一第一开关元件；一第一主像素电极以及一第一子像素电极，其中所述第一主像素电极以及所述第一子像素电极分别配置于所述扫描线的两侧且与所述第一开关元件电连接；以及一第一主动元件，其中所述第一主动元件与所述第一开关元件电连接；一第二像素结构，包括:一第二开关元件；一第二主像素电极以及一第二子像素电极，其中所述第二主像素电极以及所述第二子像素电极分别配置于所述扫描线的两侧且与所述第二开关元件电连接；以及一第二主动元件，其中所述第二主动元件与所述第二开关元件电连接；一第一共用电极线，配置于所述第一主像素电极以及所述第二主像素电极之间；一第二共用电极线，配置于所述第一子像素电极以及所述第二子像素电极之间，且所述第一共用电极线与所述第二共用电极线于所述扫描线通过之处彼此分离；以及一共用连接部，电连接所述第一共用电极线与所述第二共用电极线。

【技术特征摘要】
2015.11.19 TW 1041383591.一种像素单元，其特征在于，所述的像素单元包括：
一扫描线；
一第一数据线以及一第二数据线；
一第一像素结构，包括:
一第一开关元件；
一第一主像素电极以及一第一子像素电极，其中所述第一主像素电极以及所
述第一子像素电极分别配置于所述扫描线的两侧且与所述第一开关元件电连接；以及
一第一主动元件，其中所述第一主动元件与所述第一开关元件电连接；
一第二像素结构，包括:
一第二开关元件；
一第二主像素电极以及一第二子像素电极，其中所述第二主像素电极以及所
述第二子像素电极分别配置于所述扫描线的两侧且与所述第二开关元件电连接；以及
一第二主动元件，其中所述第二主动元件与所述第二开关元件电连接；
一第一共用电极线，配置于所述第一主像素电极以及所述第二主像素电极之间；
一第二共用电极线，配置于所述第一子像素电极以及所述第二子像素电极之间，
且所述第一共用电极线与所述第二共用电极线于所述扫描线通过之处彼此分离；以及
一共用连接部，电连接所述第一共用电极线与所述第二共用电极线。
2.如权利要求1所述的像素单元，其特征在于，所述第一开关元件包括:
一第一薄膜晶体管，包括一栅极、一源极与一漏极，所述第一薄膜晶体管的栅极
与所述扫描线电连接，所述第一薄膜晶体管的源极与所述第一数据线电连接，且所述
第一薄膜晶体管的漏极与所述第一子像素电极电连接；以及
一第二薄膜晶体管，包括一栅极、一源极与一漏极，所述第二薄膜晶体管的栅极
与所述扫描线电连接，所述第二薄膜晶体管的源极与所述第一薄膜晶体管的源极电连
接，且所述第二薄膜晶体管的漏极与所述第一主像素电极电连接。
3.如权利要求2所述的像素单元，其特征在于，所述第二开关元件包括:
一第三薄膜晶体管，包括一栅极、一源极与一漏极，所述第三薄膜晶体管的栅极
与所述扫描线电连接，所述第三薄膜晶体管的源极与所述第二数据线电连接，且所述

\t第三薄膜晶体管的漏极与所述第二子像素电极电连接；以及
一第四薄膜晶体管，包括一栅极、一源极与一漏极，所述第四薄膜晶体管的栅极
与所述扫描线电连接，所述第四薄膜晶体管的源极与所述第三薄膜晶体管的源极电连
接，且所述第四薄膜晶体管的漏极与所述第二主像素电极电连接。
4.如权利要求3所述的像素单元，其特征在于，
所述第一主动元件包括一第一栅极、一第一源极与一第一漏极，所述第一栅极与
所述扫描线电连接，所述第一源极与所述第二薄膜晶体管的漏极以及所述第一主像素
电极电连接，且所述第二共用电极线通过所述共用连接部与所述第一漏极以及所述第
一共用电极线电连接；以及
所述第二主动元件包括一第二栅极、一第二源极与一第二漏极，所述第二栅极与
所述扫描线电连接，所述第二源极与所述第四薄膜晶体管的漏...

【专利技术属性】
技术研发人员：林弘哲，何升儒，吴尚杰，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71