低温多晶硅阵列基板的制作方法技术

本发明专利技术提供一种低温多晶硅阵列基板的制作方法，采用一道半色调光罩来实现多晶硅层的图形化处理以及NMOS区的多晶硅段的N型重掺杂制程，与现有技术相比，节约一道光罩，从而降低生产成本，且制得的低温多晶硅阵列基板具有良好的电学性能。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种低温多晶硅阵列基板的制作方法。
技术介绍
随着显示技术的发展，液晶显示器(LiquidCrystalDisplay，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlightmodule)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。通常液晶显示面板由彩膜(CF，ColorFilter)基板、薄膜晶体管(TFT，ThinFilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，LiquidCrystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。低温多晶硅(LowTemperaturePolySilicon，LTPS)是广泛用于中小电子产品中的一种液晶显示技术。传统的非晶硅材料的电子迁移率约0.5-1.0cm2/V.S，而低温多晶硅的电子迁移率可达30-300cm2/V.S。因此，低温多晶硅液晶显示器具有高解析度、反应速度快、高开口率等诸多优点。但是另一方面，由于LTPS半导体器件的体积小、集成度高，所以整个LTPS阵列基板的制备工艺复杂，生产成本较高。目前的LTPS阵列基板的制作流程中，多晶硅(Poly-si)层的图形化、NMOS(NegativechannelMetalOxideSemiconductor，N型金属氧化物半导体)器件的沟道(channel)掺杂、NMOS器件的N型重掺杂(N+掺杂)各需一道光罩，具体步骤如下：如图1所示，在多晶硅层上涂布光阻层200，利用第一道光罩对光阻层200进行曝光、显影后，以剩余的光阻层200为遮挡，对多晶硅层进行蚀刻，得到位于NMOS区的第一多晶硅段300、及位于PMOS(PositivechannelMetalOxideSemiconductor，P型金属氧化物半导体)区的第二多晶硅段400；如图2所示，在所述第一多晶硅段300、及第二多晶硅段400上涂布光阻层500，利用第二道光罩对光阻层500进行曝光、显影后，使PMOS区的第二多晶硅段400被剩余的光阻层500遮挡，对NMOS区的第一多晶硅段300进行沟道掺杂；如图3所示，在所述第一多晶硅段300、及第二多晶硅段400上涂布光阻层600，利用第三道光罩对光阻层600进行曝光、显影后，使PMOS区的第二多晶硅段400及NMOS区的第一多晶硅段300的中间区域被剩余的光阻层600遮挡，对NMOS区的第一多晶硅段300的两端进行N型重掺杂。以上制程总共需要三道光罩制程完成，制程繁琐，生产成本高，因此，有必要提供一种低温多晶硅阵列基板的制作方法，以解决该技术问题。
技术实现思路
本专利技术的目的在于提供一种低温多晶硅阵列基板的制作方法，采用一道半色调光罩来实现多晶硅层的图形化处理以及NMOS区的多晶硅段的N型重掺杂制程，与现有技术相比，节约一道光罩，从而降低生产成本。为实现上述目的，本专利技术提供一种低温多晶硅阵列基板的制作方法，包括如下步骤：步骤1、提供一基板，在所述基板上定义出NMOS区与PMOS区，在所述基板上沉积第一金属层，对所述第一金属层进行图形化处理，得到位于NMOS区的第一遮光层及位于PMOS区的第二遮光层；步骤2、在所述第一遮光层、第二遮光层、及基板上形成缓冲层，在所述缓冲层上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层，利用光罩对NMOS区的多晶硅层进行沟道掺杂；步骤3、在所述多晶硅层上涂布光阻层，采用一道半色调光罩对所述光阻层进行曝光、显影后，得到位于NMOS区的第一光阻层与位于PMOS区的第二光阻层，所述第一光阻层包括中间的厚层区域以及位于厚层区域两侧的薄层区域，所述第二光阻层的厚度均匀，且所述第一光阻层的厚层区域与所述第二光阻层的厚度相同；以所述第一光阻层与第二光阻层为遮挡，对所述多晶硅层进行蚀刻，分别得到位于NMOS区的第一多晶硅段与位于PMOS区的第二多晶硅段；采用干蚀刻设备对所述第一光阻层与第二光阻层进行灰化处理，使得所述第一光阻层上位于两侧的薄层区域被完全去除，同时所述第一光阻层上位于中间的厚层区域以及第二光阻层的厚度减薄；以剩余的第一光阻层上的厚层区域与第二光阻层为掩模，对所述第一多晶硅段的两侧进行N型重掺杂，得到两N型重掺杂区。还包括如下步骤：步骤4、在所述第一多晶硅段、第二多晶硅段、及缓冲层上沉积栅极绝缘层，在所述栅极绝缘层上沉积第二金属层，对所述第二金属层进行图形化处理，得到分别对应于第一多晶硅段与第二多晶硅段上方的第一栅极与第二栅极；以所述第一栅极为光罩对所述第一多晶硅段进行N型轻掺杂，得到分别位于两N型重掺杂区内侧的两N型轻掺杂区，所述第一多晶硅段上位于两N型轻掺杂区之间的区域形成第一沟道区；步骤5、利用光罩对所述第二多晶硅段的两侧进行P型重掺杂，得到两P型重掺杂区，所述第二多晶硅段上位于两P型重掺杂区之间的区域形成第二沟道区；步骤6、在所述第一栅极、第二栅极、及栅极绝缘层上沉积层间绝缘层，对所述层间绝缘层及栅极绝缘层进行图形化处理，得到位于所述N型重掺杂区上方的第一过孔及位于所述P型重掺杂区上方的第二过孔，之后对所述层间绝缘层进行去氢和活化处理；步骤7、在所述层间绝缘层上沉积第三金属层，对所述第三金属层进行图形化处理，得到第一源极、第一漏极、第二源极、第二漏极，所述第一源极、第一漏极分别通过第一过孔与N型重掺杂区相接触，所述第二源极、第二漏极分别通过第二过孔与P型重掺杂区相接触；步骤8、在所述第一源极、第一漏极、第二源极、第二漏极、及层间绝缘层上形成平本文档来自技高网...

【技术保护点】
一种低温多晶硅阵列基板的制作方法，其特征在于，包括如下步骤：步骤1、提供一基板(10)，在所述基板(10)上定义出NMOS区与PMOS区，在所述基板(10)上沉积第一金属层，对所述第一金属层进行图形化处理，得到位于NMOS区的第一遮光层(21)及位于PMOS区的第二遮光层(22)；步骤2、在所述第一遮光层(21)、第二遮光层(22)、及基板(10)上形成缓冲层(30)，在所述缓冲层(30)上沉积非晶硅层，采用低温结晶工艺将所述非晶硅层转化为多晶硅层(31)，利用光罩对NMOS区的多晶硅层(31)进行沟道掺杂；步骤3、在所述多晶硅层(31)上涂布光阻层，采用一道半色调光罩对所述光阻层进行曝光、显影后，得到位于NMOS区的第一光阻层(33)与位于PMOS区的第二光阻层(34)，所述第一光阻层(33)包括中间的厚层区域(331)以及位于厚层区域(331)两侧的薄层区域(332)，所述第二光阻层(34)的厚度均匀，且所述第一光阻层(33)的厚层区域(331)与所述第二光阻层(34)的厚度相同；以所述第一光阻层(33)与第二光阻层(34)为遮挡，对所述多晶硅层(31)进行蚀刻，分别得到位于NMOS区的第一多晶硅段(40)与位于PMOS区的第二多晶硅段(90)；采用干蚀刻设备对所述第一光阻层(33)与第二光阻层(34)进行灰化处理，使得所述第一光阻层(33)上位于两侧的薄层区域(332)被完全去除，同时所述第一光阻层(33)上位于中间的厚层区域(331)以及第二光阻层(34)的厚度减薄；以剩余的第一光阻层(33)上的厚层区域(331)与第二光阻层(34)为掩模，对所述第一多晶硅段(40)的两侧进行N型重掺杂，得到两N型重掺杂区(41)。...

【技术特征摘要】
1.一种低温多晶硅阵列基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，在所述基板(10)上定义出NMOS区与PMOS
区，在所述基板(10)上沉积第一金属层，对所述第一金属层进行图形化处理，
得到位于NMOS区的第一遮光层(21)及位于PMOS区的第二遮光层(22)；
步骤2、在所述第一遮光层(21)、第二遮光层(22)、及基板(10)上形
成缓冲层(30)，在所述缓冲层(30)上沉积非晶硅层，采用低温结晶工艺将
所述非晶硅层转化为多晶硅层(31)，利用光罩对NMOS区的多晶硅层(31)
进行沟道掺杂；
步骤3、在所述多晶硅层(31)上涂布光阻层，采用一道半色调光罩对所
述光阻层进行曝光、显影后，得到位于NMOS区的第一光阻层(33)与位于PMOS
区的第二光阻层(34)，所述第一光阻层(33)包括中间的厚层区域(331)以
及位于厚层区域(331)两侧的薄层区域(332)，所述第二光阻层(34)的厚
度均匀，且所述第一光阻层(33)的厚层区域(331)与所述第二光阻层(34)
的厚度相同；
以所述第一光阻层(33)与第二光阻层(34)为遮挡，对所述多晶硅层(31)
进行蚀刻，分别得到位于NMOS区的第一多晶硅段(40)与位于PMOS区的第
二多晶硅段(90)；
采用干蚀刻设备对所述第一光阻层(33)与第二光阻层(34)进行灰化处
理，使得所述第一光阻层(33)上位于两侧的薄层区域(332)被完全去除，
同时所述第一光阻层(33)上位于中间的厚层区域(331)以及第二光阻层(34)
的厚度减薄；以剩余的第一光阻层(33)上的厚层区域(331)与第二光阻层
(34)为掩模，对所述第一多晶硅段(40)的两侧进行N型重掺杂，得到两N
型重掺杂区(41)。
2.如权利要求1所述的低温多晶硅阵列基板的制作方法，其特征在于，还
包括如下步骤：
步骤4、在所述第一多晶硅段(40)、第二多晶硅段(90)、及缓冲层(30)
上沉积栅极绝缘层(51)，在所述栅极绝缘层(51)上沉积第二金属层，对所
述第二金属层进行图形化处理，得到分别对应于第一多晶硅段(40)与第二多

\t晶硅段(90)上方的第一栅极(52)与第二栅极(93)；
以所述第一栅极(52)为光罩对所述第一多晶硅段(40)进行N型轻掺杂，
得到分别位于两N型重掺杂区(41)内侧的两N型轻掺杂区(43)，所述第一多
晶硅段(40)上位于两N型轻掺杂区(43)之间的区域形成第一沟道区(42)；
步骤5、利用光罩对所述第二多晶硅段(90)的两侧进行P型重掺杂，得到
两P型重掺杂区(91)，所述第二多晶硅段(90)上位于两P型重掺杂区(91)
之间的区域形成第二沟道区(92)；
步骤6、在所述第一栅极(52)、第二栅极(93)、及栅极绝缘层(51)上
沉积层间绝缘层(53)，对所述层间绝缘层(53)及栅极绝缘层(51)进行图
形化处理，得到位于所述N型重掺杂区(41)上方的第一过孔(55)及位于所
述P型重掺杂区(91)上方的第二过孔(95)，之后对所述层间绝缘层(53)进
行去氢和活化处理；
步骤7、在所述层...

【专利技术属性】
技术研发人员：邓思，郭远，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：湖北;42