时钟数据回复装置制造方法及图纸

本发明专利技术提供一种时钟数据回复装置，其包括电压控制延迟线、相位检测器以及控制电压产生电路。电压控制延迟线依据参考时钟信号与控制电压对应产生不同相位的多个时钟信号。相位检测器检测第一输入信号与第二输入信号彼此之间的相位相对关系，而产生检测结果。其中，数据信号或该多个时钟信号当中之一者作为该第一输入信号，以及该多个时钟信号当中之一或多者作为该第二输入信号。控制电压产生电路至少根据该相位检测器的所述检测结果而对应产生该控制电压给该电压控制延迟线。

【技术实现步骤摘要】

本专利技术是有关于一种电子装置，且特别是有关于一种时钟数据回复装置。
技术介绍
在某些时钟内嵌（Clock-Embedded)显示器接口电路通道信号协议里，传送端会 将数据分段，并将数段数据（例如N段数据）加上一个标头（Header)而组成包。标头可以 带有某种转态（Transition)编码形式的虚拟时钟数据（DummyClockData),例如"01"、 "10"、"001"、"110"、"011"、"100"、"0011"或"1100"等，以便将时钟信号的相位信息嵌入数 据信号中。接收端的时钟数据回复（ClockandDataRecovery,⑶R)装置可以依据此包标 头的虚拟时钟数据而从数据信号中抽出时钟信号。时钟数据回复装置一般分为延迟锁定回 路（DelayLockedLoop,简称DLL)类型与锁相回路（PhaseLockedLoop,简称PLL)类型。 两种架构相比，传统的DLL类型时钟数据回复装置具有较佳的数据抖动容忍（DataJitter Tolerance)能力，但对电力噪声（PowerNoise)的抵抗能力较差。其主要原因在于，传统的 DLL类型时钟数据回复装置的回复时钟（RecoveredClock)周期为N，也就是每N段数据才 能校正一次时钟信号。传统的DLL类型时钟数据回复装置对于快速且剧烈的电力噪声抖动 将来不及反应。
技术实现思路
本专利技术提供一种时钟数据回复装置。时钟数据回复装置可以增加检测/校正次 数，以提升对噪声的抵抗能力。 本专利技术实施例所提供时钟数据回复装置包括一电压控制延迟线、一或多个相位检 测器以及一控制电压产生电路。电压控制延迟线依据参考时钟信号与控制电压对应产生不 同相位的多个时钟信号。该一或多个相位检测器当中每一者各自包括一第一输入端与一或 多个第二输入端。该一或多个相位检测器检测该第一输入端所接收的一第一输入信号与该 一或多个第二输入端所接收的一或多个第二输入信号彼此之间的相位相对关系，而个别地 产生一检测结果。其中，一数据信号或该多个时钟信号当中之一者作为该第一输入信号，以 及该多个时钟信号当中的一或多者作为该一或多个第二输入信号。控制电压产生电路耦接 至该一或多个相位检测器的输出端与该电压控制延迟线之间。控制电压产生电路至少根据 该一或多个相位检测器的所述检测结果而对应产生该控制电压。 在本专利技术的一实施例中，上述的一或多个相位检测器包括一或多个时钟对时钟相 位检测器。该一或多个时钟对时钟相位检测器当中每一个经配置以接收并检测该些时钟信 号中的两对应的时钟信号之间的相位关系而对应输出一检测结果给该控制电压产生电路。 控制电压产生电路至少根据该一或多个时钟对时钟相位检测器所输出的所述检测结果而 产生该控制电压。 在本专利技术的一实施例中，上述的一或多个相位检测器包括一或多个时钟对数据相 位检测器。该一或多个时钟对数据相位检测器当中每一者经配置以接收并检测该数据信号 与该些时钟信号中的多个对应的时钟信号的相位关系而输出一检测结果给该控制电压产 生电路。其中，该控制电压产生电路至少根据该一或多个时钟对数据相位检测器输出的所 述检测结果而产生该控制电压。 在本专利技术的一实施例中，上述的一或多个相位检测器包括一或多个时钟对时钟相 位检测器以及一或多个时钟对数据相位检测器。该一或多个时钟对时钟相位检测器当中每 一者经配置以接收并检测该些时钟信号当中两个对应的时钟信号之间的相位关系而对应 输出一第一检测结果给该控制电压产生电路。该一或多个时钟对数据相位检测器当中每一 者经配置以接收并检测该数据信号与该些时钟信号中的多个对应的时钟信号的相位关系 而对应输出一第二检测结果给该控制电压产生电路。其中，该控制电压产生电路至少根据 该一或多个时钟对时钟相位检测器输出的所述第一检测结果以及该一或多个时钟对数据 相位检测器输出的所述第二检测结果而产生该控制电压。 在本专利技术的一实施例中，上述的电压控制延迟线依据该控制电压调整该多个时钟 信号之间的相位关系，以使该一或多个相位检测器每一者的该第一输入信号的相位与该第 二输入信号的相位相差360度。 在本专利技术的一实施例中，上述的控制电压产生电路包括一或多个电荷泵以及一回 路滤波器。该一或多个电荷泵当中每一者具有一输入端耦接至该一至多个相位检测器当中 一对应的相位检测器的该输出端。该一回路滤波器具有一输入端耦接至该一至多个电荷泵 的一至多个输出端，以及一输出端输出该控制电压。 在本专利技术的一实施例中，上述的控制电压产生电路包括一或多个脉冲组合器、一 或多个电荷泵以及一回路滤波器。该一或多个脉冲组合器当中每一者具有多个输入端，该 多个输入端当中每一者各自耦接至该一至多个相位检测器当中一对应的相位检测器的该 输出端。该一或多个电荷泵当中每一者具有一输入端耦接至该一至多个脉冲组合器当中一 对应的脉冲组合器的一输出端。该一回路滤波器具有一输入端耦接至该一至多个电荷泵的 一至多个输出端，以及一输出端输出该控制电压。 在本专利技术的一实施例中，上述的时钟数据回复装置还包括一频率检测器。频率检 测器接收并检测该参考时钟信号与该些时钟信号中的一反馈时钟信号的频率相对关系而 对应输出一检测结果。其中，该控制电压产生电路还根据该频率检测器的该检测结果产生 该控制电压。 在本专利技术的一实施例中，上述的时钟数据回复装置还包括一额外相位检测器。额 外相位检测器经配置以接收并检测该参考时钟信号与该些时钟信号中的一反馈时钟信号 的相位关系而对应输出一检测结果。其中，该控制电压产生电路还根据该额外相位检测器 的该检测结果产生该控制电压。 在本专利技术的一实施例中，上述的时钟数据回复装置还包括一参考时钟产生器。参 考时钟产生器具有一第一输入端接收一原数据信号，以及一或多个第二输入端接收该多个 时钟信号当中一或多者。参考时钟产生器根据该原数据信号与该一或多个时钟信号产生该 参考时钟信号。 在本专利技术的一实施例中，上述的时钟数据回复装置还包括一取样电路。取样电路 具有多个时钟触发端耦接该些时钟信号中的部分或全部，以及一数据输入端接收该数据信 号。取样电路根据该该部分或全部的时钟信号来取样该数据信号而产生多个输出数据。 在本专利技术的一实施例中，上述的时钟数据回复装置还包括一偏差补偿装置。偏差 补偿装置具有一输入端接收该原数据信号，以及一输出端输出该数据信号至该取样电路的 该数据输入端。 基于上述，本专利技术实施例所述时钟数据回复装置可以利用电压控制延迟线所输出 不同相位的多个时钟信号来增加检测/校正次数，和/或是利用高速的数据信号与不同相 位的多个时钟信号之间的相位关系来增加检测/校正次数。因此，时钟数据回复装置可以 提升对噪声的抵抗能力。 为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。【附图说明】 图1是本专利技术一实施例说明一种时钟数据回复装置的电路方块示意图； 图2是本专利技术一实施例说明图1所示电压控制延迟线的信号时序示意图； 图3是本专利技术另一实施例说明一种时钟数据回复装置的电路方块示意图； 图4是本专利技术另一实施例说明图3所示电压控制延迟线的信号时序示意图； 图5是本专利技术再一实施例说明一种时钟数据回复装置的电路方块示意图； 图6、图7与图本文档来自技高网...

【技术保护点】
一种时钟数据回复装置，其特征在于，包括：电压控制延迟线，依据参考时钟信号与控制电压对应产生不同相位的多个时钟信号；一或多个相位检测器，当中每一者各自包括第一输入端与一或多个第二输入端，检测该第一输入端所接收的第一输入信号与该一或多个第二输入端所接收的一或多个第二输入信号彼此之间的相位相对关系而个别地产生检测结果，其中数据信号或该多个时钟信号当中之一者作为该第一输入信号，以及该多个时钟信号当中的一或多者作为该一或多个第二输入信号；以及控制电压产生电路，耦接至该一或多个相位检测器的输出端与该电压控制延迟线之间，至少根据该一或多个相位检测器的所述检测结果而对应产生该控制电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：涂超凯，褚嵘兴，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：中国台湾;71