公开了用于提供具有选择性功率或性能优化的内存通道交织的系统和方法。一种这样的方法涉及将针对经由两个或更多个相应的内存通道访问的两个或更多个内存设备的内存地址映射配置为具有交织区域和线性区域。所述交织区域包括用于相对较高的性能使用情况的交织地址空间。所述线性区域包括用于相对较低的功率使用情况的线性地址空间。从一个或多个客户端接收内存请求。所述内存请求包括对节电或性能的偏好。根据所述对节电或性能的偏好来向所述线性区域或所述交织区域分配接收到的内存请求。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】用于具有选择性功率或性能优化的内存通道交织的系统和 方法
技术介绍
许多计算设备(包括诸如移动电话的便携式计算设备)包括片上系统（"s〇C'）"s〇c 向内存设备(诸如，双数据速率(孤R)内存设备)要求不断增加的功率性能和容量。运些要求 产生了更快的时钟速度和宽的总线，通常将宽的总线划分为多个较窄的内存通道，W便保 持高效率。多个内存通道可W是地址交织在一起的，W在内存设备间均匀地分布内存业务 和优化性能。通过向交替的内存通道分配地址来均匀地分布内存数据。运种技术通常被称 为对称通道交织。 现有的对称内存通道交织技术要求所有通道被激活。针对高性能使用情况，运是 有意的并且是必要的W实现所期望的性能水平。但是，针对低性能使用情况，运导致浪费的 功率和低效率。因此，本领域中仍然存在对用于提供内存通道交织的改进的系统和方法的 需求。
技术实现思路
公开了用于提供具有选择性功率或性能优化的内存通道交织的系统和方法。一个 实施例是一种具有选择性功率或性能优化的内存通道交织方法。一种运样的方法包括:为 经由两个或更多个相应的内存通道访问的两个或更多个内存设备配置内存地址映射使之 具有交织区域和线性区域，，所述交织区域包括用于相对较高的性能使用情况的交织地址 空间，W及所述线性区域包括用于相对较低的功率使用情况的线性地址空间；从一个或多 个客户端接收内存请求，所述内存请求包括对节电或性能的偏好；W及根据所述对节电或 性能的偏好来向所述线性区域或所述交织区域分配所述内存请求。 另一个实施例是一种用于提供具有选择性功率或性能优化的内存通道交织的系 统。一种运样的系统包括片上系统（SoC)，内存地址映射和内存通道交织器。所述SoC包括一 个或多个处理单元，其用于生成访问两个或更多个外部内存设备的内存请求，所述两个或 更多个外部内存设备连接到所述SoC并且经由两个或更多个相应的内存通道来访问。所述 内存请求包括对节电或性能的偏好。所述内存地址映射与所述外部内存设备相关联，W及 包括交织区域和线性区域。所述交织区域包括用于相对较高的性能使用情况的交织地址空 间。所述线性区域包括用于相对较低的功率使用情况的线性地址空间。所述内存通道交织 器位于所述SoC上，W及被配置为根据所述对节电或性能的偏好来向所述线性区域或所述 交织区域分配所述内存请求。【附图说明】 在附图中，除非另外指示，否则遍及各个视图，相似的附图标记指代相似的部分。 对于具有诸如"102A"或"102B"的字母字符标记的附图标记，字母字符标记可W区分出现在 同一附图中的两个相似的部分或元素。当旨在使附图标记涵盖在所有附图中具有相同附图 标记的所有部分时，可W省略附图标记的字母字符标记。 图1是用于提供具有选择性功率或性能优化的内存通道交织的系统的实施例的框 图。 图2是示出了在图1的系统中实现的用于提供具有选择性功率或性能优化的内存 通道交织的方法的实施例的流程图。 图3是示出了在图1的系统中的示例性的内存地址映射的结构和操作的数据/流 图。 图4是示出了图1的内存通道交织器的实施例的数据/流图。 图5是示出了用于确认或忽略高性能内存请求的方法的实施例的流程图。 图6示出了使用四个内存通道和两个等级的具有线性区域和交织区域的内存地址 映射的另一个实施例。 图7是包括图1的系统的便携式计算机设备的实施例的框图。【具体实施方式】 本文使用的词语"示例性'意味着"作为例子、实例或说明"。本文中描述为"示例 性"的任何方面不必被解释为优选于其它方面或者比其它方面有优势。 在本描述中，术语"应用"还可W包括具有可执行内容(诸如:对象代码、脚本、字节 代码、标记语言文件W及补下）的文件。另外，本文中所引用的"应用"还可W包括本质上不 可执行的文件(诸如可能需要被打开的文档或需要被访问的其它数据文件）。[001引术语"内容'还可W包括具有可执行内容(诸如:对象代码、脚本、字节代码、标记语 言文件W及补下）的文件。另外，本文中所引用的"内容"还可W包括本质上不可执行的文件 (诸如可能需要被打开的文档或需要被访问的其它数据文件）。 如在本描述中使用的，术语"组件"、"数据库"、"模块"、"系统"等旨在指代计算机 相关的实体，要么是硬件、固件、硬件和软件的组合、软件，要么是执行中的软件。例如，组件 可W是，但不限于是:在处理器上运行的过程、处理器、对象、可执行文件、执行的线程、程序 和/或计算机。通过说明的方式，在计算设备运行上的应用和计算设备二者可W是组件。一 个或多个组件可W存在于过程和/或执行的线程中，W及组件可W位于一个计算机中和/或 分布在两个或更多个计算机之间。此外，运些组件能够从具有在其上存储的各种数据结构 的各种计算机可读介质中执行。组件可W诸如根据具有一个或多个数据分组(例如，来自与 本地系统、分布式系统中的另一个组件进行交互，和/或跨诸如互联网的网络通过信号的方 式与其它系统进行交互的一个组件的数据）的信号通过本地和/或远程过程的方式进行通 信。 在本描述中，术语"通信设备"、"无线设备"、"无线电话"、"无线通信设备"和"无线 手持抓'被可互换地使用。随着第立代（"3〇无线技术和第四代（"4G")的诞生，更大的带宽 可用性使具有更多的多种多样的无线能力的更加便携的计算设备成为可能。因此，便携式 计算设备可W包括蜂窝电话、寻呼机、PDA、智能电话、导航设备或具有无线连接或链路的手 持计算机。 图1示出了用于提供具有选择性功率或性能优化的内存通道交织的系统100。系统 100可W在任何计算设备中实现，包括个人计算机、工作站、服务器、便携式计算设备(PCD) (诸如蜂窝电话、便携式数字助理(PDA)、便携式游戏控制台、掌上型计算机或平板计算机 等)。 如图1的实施例所示，系统100包括片上系统（S〇C)102,其包括多个片上组件和连 接到SoC 102的多个外部组件。SoC 102包括通过SoC总线107互连的一个或多个处理单元、 内存通道交织器106、存储控制器124和板上内存(例如，静态随机存取存储器(SRAMH28、只 读存储器(R0MH30等）。存储控制器124电气地连接到外部存储设备126并且与其进行通信。 如本领域已知的，内存通道交织器106接收与CPU 104(或其它内存客户端)相关联的读取/ 写入内存请求，W及在两个或更多个内存控制器之间分布内存数据，所述两个或更多个内 存控制器经由专用内存通道连接到相应的外部内存设备。在图1的示例中，系统100包括两 个内存设备110和118。内存设备110连接到内存控制器108W及经由第一内存通道(CH0)进 行通信。内存设备118连接到内存控制器116W及经由第二内存通道(CH1)进行通信。 应当认识到的是，在具有任何期望的类型、大小和配置的内存(例如，双数据速率 (DDR)内存）的系统100中可W使用任意数量的内存设备、内存控制器和内存通道。在图1的 实施例中，经由通道CH0所支持的内存设备110包括两个动态随机存取内存(DRAM)设备： DRAM 112和DRAM114。经由通道ΟΠ 所支持的内存设备118也包括两个DRAM设备:DRAM120和 DRAM 122。 内存通道交织器本文档来自技高网...
【技术保护点】
一种具有选择性功率或性能优化的内存通道交织方法，所述方法包括：将针对经由两个或更多个相应的内存通道访问的两个或更多个内存设备的内存地址映射配置为具有交织区域和线性区域，所述交织区域包括用于相对较高的性能使用情况的交织地址空间，以及所述线性区域包括用于相对较低的功率使用情况的线性地址空间；从一个或多个客户端接收内存请求，所述内存请求包括对节电或性能的偏好；以及根据所述对节电或性能的偏好来向所述线性区域或所述交织区域分配所述内存请求。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：D·全，Y·李，A·杜，Hj·罗，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。