本实用新型专利技术公开了一种环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极；在传统的Trench LDMOS的N型漂移区插入一层N型重掺杂多晶硅，使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。
【技术实现步骤摘要】
本技术涉及功率器件
，尤其涉及一种环形栅半导体功率器件。
技术介绍
功率LDM0S器件工艺相对简单，生产成本较低，工作频率较高，非常适合中等功率器件应用的场合，为了进一步提高器件性能，业内提出了 Trench LDM0S器件结构，有效的提高了半导体功率器件性能。传统Trench LDM0S器件是在漂移区中部插入一层深的氧Trench层，可以有效的减小漂移区长度，降低器件导通电阻，但是器件处于关态时，电场大部分都聚集于器件表面，体内电场较小，器件容易在表面提前击穿，限制了击穿电压的进一步提高，本技术在此结构的基础上进行了优化设计，进一步提高了器件性能。
技术实现思路
本技术的目的在于提出了一种环形栅半导体功率器件，在传统的TrenchLDM0S的N型漂移区插入一层N型重掺杂多晶硅使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。为达此目的，本技术采用以下技术方案:—种环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极。其中，所述两层栅氧层呈U形，对称分布在所述场板的两侧，且所述两层栅氧层的厚度相同。其中，所述源极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别同时连接P+N+高低结，两个所述P +N+高低结的下表面分别设置有相对所述场板对称设置的P阱区，所述P阱区与所述N型漂移区键合。其中，所述漏极的电极包括两个相对所述场板对称设置的端子，两个所述端子分别连接相对所述场板对称设置的N+型掺杂区，所述N +型掺杂区与所述N型漂移区键合。其中，还包括P型衬底和埋氧层，所述埋氧层与所述下漂移区键合，所述P型衬底和所述埋氧层键合。其中，所述N型漂移区的环形槽内设置有Trench层。其中，所述两层栅氧层的厚度形同，均为50?80nm。本技术提供的技术方案带来的有益效果:本技术的环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极；在传统的Trench LDMOS的N型漂移区插入一层N型重掺杂多晶硅，使得器件变成了双沟道双通道器件，在提高器件导通电流的同时增加了器件的击穿电压。【附图说明】图1是本技术提供的环形栅半导体功率器件的结构示意图。图2是本技术提供的环形栅半导体功率器件当1^〈0时的电荷布局图。【具体实施方式】下面结合附图并通过【具体实施方式】来进一步说明本技术的技术方案。参见图1和图2，图1和图2是本技术提供的环形栅半导体功率器件的结构示意图和当UGS〈0时的电荷布局图。在该实施例中，环形栅半导体功率器件包括源极1，漏极2和U形的N型漂移区3，其特征在于，所述N型漂移区连接所述源极1和漏极2，所述N型漂移区内插入了一层U形场板4，所述场板4将所述源极1、漏极2和N型漂移区3分隔成上漂移区和下漂移区，所述场板4与所述上漂移区和下漂移区之间设置有两层栅氧层5，所述场板4靠近源极1的一端连接栅极11。所述场板4为N型重掺杂多晶硅。在传统的Trench LDM0S器件的N型漂移区3插入一层N型重掺杂多晶硅的环形场板4，该场板4的两端同时穿过器件的源极1和漏极2分别与从栅极11的电极引出的两个端子连接，在该场板的环形槽内和环形槽外形成两个相同的导通沟道，在该场板4的两侧填充有绝缘的栅氧层5，将两个导通沟道隔离开来，将器件变成了双沟道双导通器件。该场板4采用N型重掺杂多晶硅，增强栅极的导电性能，当1>0时，双沟道和双通道大大增加了漂移区的电流，当栅压增加时，会在栅氧层5表面即N型漂移区3靠近场板4的一侧形成电子积累层，从而形成低阻的电流通道，提高漂移区电流，降低器件的导通电阻，其中重掺杂的N型多晶硅浓度大约为1018?10 19cm3，位于场板4内侧的上漂移区平行于P型衬底6的部分厚度约为1.5?1.7 μ m。当1〈0时，源极1和栅极11之间接入反向电压，N型重掺杂多晶硅的场板4中感应出大量的负电荷并沿场板均匀分布，N型漂移区3靠近场板4的一侧感应出大量的正电荷沿其边缘均匀分布，该正电荷为不活跃的带正电的原子，N型漂移区3不能形成导电沟道，Ues持续减小时，上漂移区和下漂移区全耗尽后会在N型漂移区3靠近场板4的一侧，即栅氧层5表面留下了大量的正电荷，而N型重掺杂的多晶硅中分布着大量的电子，根据高斯定理，栅氧层5的电场会大大提高，从而提高漂移区电场，增加器件的击穿电压。在场板4与N型漂移区3之间起隔离作用的两层栅氧层5呈U形，对称分布在所述场板4的两侧，且所述两层栅氧层5的厚度相同，该栅氧层5为厚度50?80nm的薄Si02层。所述源极1的电极包括两个相对所述场板4对称设置的端子，两个所述端子分别同时连接P+N+高低结8，两个所述P +N+高低结8的下表面分别设置有相对所述场板对称设置的P阱区9，所述P阱区9与所述N型漂移区3键合。所述漏极2的电极包括两个相对所述场板4对称设置的端子，两个所述端子对应连接两个相对所述场板4对称设置的N+型掺杂区10，所述N +型掺杂区10与所述N型漂移区3键合。当1= 0时，源极1和漏极2形成一个背靠背的PN结，N形漂移区没有自由电子形成导电沟道，器件不能产生电流，即使加上UDS而且不论极性如何，总有一个PN结处于反偏状态，器件不能导通，这时漏极电流iD?0 ;UGS>0时，随着栅压的增加，会在N型漂移区3靠近场板4的一侧，即栅氧层5表面形成电子积累层从而形成低阻的电流通道，加上UDS之后器件导通，随着UDS的增大，漏极电流随之增大。所述栅极11的电极包括两个端子，所述端子分别连接所述场板4的两端。场板4将N型漂移区3分成上漂移区和下漂移区，在上漂移区和下漂移区的一端形成相对所述场板4对称设置的P+N+高低结8，两个所述P +N+高低结8分别连接源极1的金属电极的两个导电端子，在上漂移区和下漂移区的另一端形成相对所述场板4对称设置的N+型掺杂区11，两个所述N+型掺杂区10分别连接漏极2的金属电极的两个导电端子。该器件还包括P型衬底6和埋氧层7，所述埋氧层7与所述下漂移区键合，所述P型衬底6和所述埋氧层7键合。埋氧层7将器件与其他器件隔离开来，保护器件的性能不受干扰。N型漂移区3的环形槽内设置有Trench层12。该Trench层12为Si02，Trench层12与栅氧层5连通共同构成绝缘结构，保护器件内部结构之间互不干扰。综上，本技术的环形栅半导体功率器件，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板本文档来自技高网...
【技术保护点】
一种环形栅半导体功率器件，其特征在于，包括源极，漏极和环形的N型漂移区，其特征在于，所述N型漂移区连接所述源极和漏极，所述N型漂移区内插入了一层U形的N型重掺杂多晶硅的场板，所述场板将所述源极、漏极和N型漂移区分隔成上漂移区和下漂移区，所述场板与所述上漂移区和下漂移区之间设置有两层栅氧层，所述场板靠近源极的一端连接栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：夏超，张琦，
申请(专利权)人：工业和信息化部电子第五研究所华东分所，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。