本发明专利技术披露了一种PNP ESD集成电路，包括衬底，形成在衬底中的有源区，有源区包括至少一个第二导电类型的基区，形成在有源区中的多个第一导电类型的集电区，形成在有源区中的多个第一导电类型的发射区，和与多个发射区和多个集电区接触的局部互连层(LIL)，LIL包括形成在集电区上的散热鳍片接触以提高集电区的电流处理能力。
【技术实现步骤摘要】
本文披露的各种实施例一般涉及用于ESD保护的B⑶PNP晶体管及其制造方法。 BCDPNP晶体管使用互连散热鳍片减少接通电阻，减少硅面积，并增强鲁棒性，因此增强使 用该技术的产品性能。
技术介绍
双极型-CM0S-DM0S( "B⑶"）技术是一组硅工艺。每个工艺具有的强度可以和其 它工艺的强度在单个芯片上结合。双极型工艺对于精确模拟功能是有用的。互补金属氧化 物半导体（"CMOS")对于数字设计是有用的，而双扩散金属氧化物半导体（"DM0S"）对 于高压和功率应用是有用的。这种技术的结合提供许多优点，例如改善可靠性、减少电磁干 扰和减小芯片面积用于有源元件。B⑶在各种产品中被广泛使用。将B⑶集成到绝缘埋层 的绝缘体上硅（"SOI"）中增加了稳定性，并且例如在电子机械、汽车安全、和音频环境中使 用。
技术实现思路
各种实施例简单总结如下。在以下
技术实现思路
中可能作了一些简化和省略，其目的 是强调和介绍各种实施例的一些方面，但并不是为了限制本专利技术的内容。在以下部分的各 个实施例的详细描述将使本领域技术人员能够制造和使用本专利技术的思想。 本文所记载的实施例寻求提供一种集成电路以改进PNPESD设备的设备特性。 根据第一实施例，提供一种集成电路，包括衬底，形成在衬底中的有源区，形成在 有源区中的多个集电区，形成在有源区中的多个发射区，与多个集电区和多个发射区接触 的局部互连层（LIL)，LIL包括形成在集电区上的散热鳍片接触以提高集电区的电流处理 能力。 发射区和集电区可能以交替的方式沿着电流的方向形成。LIL散热鳍片的长度可 能与集电区沿着电流的方向的长度实质上相等。 散热鳍片的长度可能包含集电区的长度的80%。散热鳍片的长度可能包含设计规 则允许的最大长度。 集成电路可能包括围绕至少一个发射区和集电区的浅沟槽隔离（STI)区。 集成电路可能包括形成在有源区上的发射区上的LIL接触，LIL接触的长度小于 LIL散热鳍片接触的长度。 集成电路可能是B⑶半导体设备。 LIL层可能包括钨、铜、铝、或铜和铝的组合。LIL可能是PNPESD设备的最低金属 互连水平。 集成电路可能包括形成在衬底中并且在发射区和集电区下方的SOI绝缘埋层。 LIL散热鳍片的长度与工艺参数允许的长度相等。 根据另一个实施例，提供一种静电放电设备，包括衬底，形成在衬底中的有源区， 有源区包括至少一个基区，形成在有源区中的多个集电区，形成在有源区中的多个发射区， 具有第一长度的多个局部互连层（LIL)接触，该LIL接触与多个发射区接触，具有第二长度 的多个LIL散热鳍片，多个LIL散热鳍片与多个集电区接触，第二长度比第一长度长并且减 少静电放电设备的接通电阻。LIL散热鳍片可能具有与LIL接触相同的宽度和高度。 单个发射区和单个集电区可能沿着电流的方向以交替的方式设置。浅沟槽隔离区 可能形成在单个发射区和单个集电区之间。 根据另一个实施例，提供一种集成电路的制造方法，包括形成半导体衬底，形成半 导体衬底中的有源区，有源区包括至少一个基区，形成有源区中的多个集电区，形成有源区 中的多个发射区，以及形成与多个发射区和多个集电区接触的局部互连层（LIL)，LIL包括 集电区上的散热鳍片接触以提高集电区的电流处理能力。 散热鳍片的长度可能与集电区沿着电流的方向的长度实质上相等。散热鳍片的长 度可能包含设计规则允许的最大长度。 该方法可能包括形成在发射区上的第二LIL接触，第二LIL接触的长度小于LIL散热鳍片接触的长度。【附图说明】 通过非限制性示例的方式根据以下附图详细描述本专利技术的实施例，其中： 图1示出了根据一个实施例的用于CAN总线输出的ESD保护方案的电路图； 图2示出了实施例的具有LIL连接的部分ESD保护夹和截面图；和 图3示出了实施例的具有长LIL散热鳍片的部分ESD保护夹的顶视图和截面图。【具体实施方式】 应当理解的是附图只是示意的和并不是按比例绘制。还应当理解的是在图中所使 用的相同的附图标记表不相同和相似的部分。说明书和附图示出了本专利技术的原理。可以理解的是，本领域技术人员可以设计包 含在本申请范围内的本申请的原理的各种具体布置，虽然这些具体布置没有在本文中明确 记载或示出。而且，这里记载的所有例子主要是为了教导作用以帮助读者理解本专利技术的原 理以及专利技术人在技术进步上所贡献的思想，它不是为了限制为这些具体记载的实施例和条 件。另外，本文用的术语"或者"指的是非排他的（即，和/或），除非另外指出（如"要不 然"或"或替代地"）。这里记载的各种实施例不一定是互相排斥的，因为一些实施例可以与 一个或更多其他实施例相结合以形成新的实施例。本文中所使用的术语"上下文"和"上下 文对象"将被理解为是相同的，除非另有指出。 对于每个半导体产品，静电放电（"ESD"）保护策略可能用于防治由于ESD损害导 致的过早失败。在这个技术中常用的是PNP双极晶体管和二极管一起使用。其它保护设备 包括，但不限于，二极管链、骤回设备和边缘触发设备。 图1示出了根据一个实施例的用于CAN总线输出的ESD保护方案的电路图。图1 示出了用于控制器局域网（"CAN")总线输出的ESD保护方案，具有七个串联连接的PNP 晶体管堆栈。CAN是按照汽车总线标准设计的，以允许微控制器和设备在汽车中彼此通信而 不需要主机。 图1示出了尽量限制ESD保护夹的尺寸的重要性。七个PNP晶体管串联连接形成 ESD保护夹。每个PNP晶体管可以具有宽度约为3, 000μm，相当于总的宽度是21mm，这占用 了大量的硅面积。 ESD保护夹以这种方式构造从而使接通电压，以及接通电阻和电流处理能力转向 设备布图。一般而言，设备的这种配置需要大量硅面积。 因此，需要一种ESD结构和方法，它可以增加设备的性能而不增加工艺步骤，并且 不耗费额外的硅片空间。 图2示出了根据一个实施例的具有常规LIL连接的部分保护夹的顶视图和沿着 A-A线的截面图。 在图2的截面图中，B⑶半导体设备的PNP保护夹200形成在衬底区域210上。有 源区240例如外延层形成在衬底210的上方，绝缘埋层220形成在有源区240和衬底210 之间。有源区240可能是第一导电类型或第二导电类型的掺杂，并且具有形成在其中的基 区（未示出）作为PNPESD设备的基极。 发射区250和集电区230分别由与基区的导电类型相反的导电类型形成，并且形 成在有源区240的顶部。发射极接触层255和集电极接触层235可能被掺杂至高导电性以 促进流经有源区240的载流子之间的更大的导电性。集电区230和集电极接触区235具有 比发射区250和发射极接触区255更大的面积。更大的集电区230允许载流子从基极移动 到集电极以被积累和放电。 发射区250和集电区230被浅沟槽隔离（STI)区245或形成在有源区240中的墙 分开。STI或兼容的隔离区例如硅的局部氧化（L0C0S)可能被使用。STI区245可能工作 以清楚地限定晶体管区以允许电流适当地从发射极流到基极到集电极，并且避免不需要的 载流子迀移。 如图2所示，多个钝化层295形成在有源区240的顶上以提供设备的各种金属化 和后端处理的支撑。可能在区域225中实施金属化和与周本文档来自技高网...
【技术保护点】
一种集成电路，其特征在于，包括：衬底；有源区，该有源区形成在衬底中；多个集电区，该多个集电区形成在有源区中；多个发射区，该多个发射区形成在有源区中；以及与多个发射区和多个集电区接触的局部互连层(LIL)，局部互连层包括形成在集电区上的散热鳍片接触以增强集电区的电流处理能力。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：阿尔伯特·扬·惠清，简·克拉斯，
申请(专利权)人：恩智浦有限公司，
类型：发明
国别省市：荷兰;NL
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。