一种伺服驱动器的控制方法及装置制造方法及图纸

本申请提供了一种伺服控制器的数据传输方法及装置，其中方法包括：确定向第二端发送的第一地址；在附加信息集合中查找与所述第一地址对应的第一附加信息；其中，所述附加信息集合存储有与多个地址对应的附加信息，所述附加信息用于解释所述控制指令；通过DPRAM中的SDO通道向所述第二端传输所述第一地址和所述第一附加信息。本申请中减少了一部分地址总线，将该部分地址总线需要传输的控制指令和控制数据，结合DPRAM中的SDO通道实现传输。由于减少地址总线的数量，从而方便DSP与FPGA之间的PCB布线。

【技术实现步骤摘要】

本申请涉及电机控制
，尤其涉及一种伺服驱动器的控制方法及装置。
技术介绍
随着近年来以太网技术的发展，以太网总线通讯协议已应用于伺服驱动器中。参见图1为目前伺服驱动器，图示中伺服驱动器采用FPGA+DSP的硬件架构。其中，DSP*Digital Signal Processor，即数字信号处理器，用于运行驱动器控制程序。FPGA为Field — Programmable Gate Array，即现场可编程门阵列；用于实现以太网通讯协议；并且，FPGA中包括DPRAM和以太网协议栈;DPRAM为Doub 1 e-port RAM，即双端口 RAM的意思。为了实现伺服驱动器的具体功能，以太网协议栈与DSP之间需要进行数据交互。数据交互过程需要借助FPGA中的DPRAM实现。具体过程可以为:以太网协议栈可以将数据写入DPRAM，以便DSP在DPRAM中读取数据;反之，DSP可以将数据写入DPRAM，以便以太网协议栈在DPRAM中读取数据。在以太网协议栈和DSP之间交互数据具有两种类型:一种为同步数据(PD0数据)，一种为异步数据(SD0数据)。针对同步数据，需要在每个以太网传输周期被DSP与以太网协议栈进行更新或读取，以实时保证以太网协议栈和DSP上的同步性。针对异步数据在需要的时候，才在DSP与以太网协议栈之间传输数据。目前，DSP端与FPGA之间的具有32条信号线。32条信号线分别包括16条数据总线、3条控制线以及13条地址总线。但是DSP端与FPGA之间的信号线数量过多，影响了 DSP与FPGA之间的PCB布线。因此，现在需要一种方法，来减少DSP与FPGA之间的信号线数量。
技术实现思路
鉴于此，本申请提供了一种伺服驱动器的控制方法及装置，以便可以减少DSP与FPGA之间的信号线数量。为了实现上述目的，本申请提供了以下技术手段:—种伺服控制器的数据传输方法，包括:确定向第二端发送的第一地址；在附加信息集合中查找与所述第一地址对应的第一附加信息；其中，所述附加信息集合存储有与多个地址对应的附加信息，所述附加信息用于解释所述控制指令；通过DPRAM中的SD0通道向所述第二端传输所述第一地址和所述第一附加信息。优选的，所述SD0通道包括所述控制字寄存器、变量索引寄存器和数据寄存器;则所述通过DPRAM中的SD0通道向所述第二端传输所述第一地址和所述第一附加信息，包括:将所述控制字寄存器中传输控制字更改为第一控制字;其中，所述第一控制字表示第一端向所述第二端传输数据；将所述第一附加信息存储至所述变量索引寄存器中；将所述第一地址存储至所述数据寄存器中。优选的，还包括:通过DPRAM中的SDO通道接收所述第二端传输所述第二地址和所述第二附加信息；其中，所述第二地址为所述第二端根据所述第一地址和所述第二附加信息生成的，所述第二附加信息为在第二端的附加信息集合中依据所述第二地址查找到;并且，所述SD0通道控制字寄存器中的传输控制字为第二控制字。优选的，在第一端为DSP端的情况下，所述第二端为以太网协议栈端;或者，在所述第一端为以太网协议栈端的情况下，所述第二端为DSP端。 一种伺服控制器的数据传输装置，包括:确定单元，用于确定向第二端发送的第一地址；查找单元，用于在附加信息集合中查找与所述第一地址对应的第一附加信息；其中，所述附加信息集合存储有与多个地址对应的附加信息，所述附加信息用于解释所述控制指令；传输单元，用于通过DPRAM中的SD0通道向所述第二端传输所述第一地址和所述第一附加信息。优选的，所述SD0通道包括所述控制字寄存器、变量索引寄存器和数据寄存器;则所述传输单元，包括:更改单元，用于将所述控制字寄存器中传输控制字更改为第一控制字;其中，所述第一控制字表示第一端向所述第二端传输数据；第一存储单元，用于将所述第一附加信息存储至所述变量索引寄存器中；第二存储单元，用于将所述第一地址存储至所述数据寄存器中。优选的，还包括:接收单元，用于通过DPRAM中的SDO通道接收所述第二端传输所述第二地址和所述第二附加信息；其中，所述第二地址为所述第二端根据所述第一地址和所述第二附加信息生成的，所述第二附加信息为在第二端的附加信息集合中依据所述第二地址查找到，并且，所述SD0通道控制字寄存器中的传输控制字为第二控制字。优选的，在第一端为DSP端的情况下，所述第二端为以太网协议栈端;或者，在所述第一端为以太网协议栈端的情况下，所述第二端为DSP端。由以上内容，可以看出本申请具有以下有益效果:本申请中减少了一部分地址总线，将需要采用地址总线进行传输的控制指令变换为带指令标示符的数据，并通过SD0通道进行传输。由于减少地址总线的数量，从而方便DSP与FPGA之间的PCB布线。例如，本申请可以达到DSP与FPGA间需28条信号线(16bits数据总线，3条控制线，9bits地址总线)，相较于现有技术的32条信号线而言，可以减少4根信号线。【附图说明】为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本申请公开的一种伺服驱动器的结构示意图；图2为本申请实施例一种伺服驱动器中DPRAM的结构示意图；图3为本申请实施例公开的一种伺服控制器的数据传输方法的流程图；图4为本申请实施例公开的又一伺服控制器的数据传输方法的流程图；图5为本申请实施例公开的又一伺服控制器的数据传输方法的流程图；图6为本申请实施例公开的又一伺服控制器的数据传输方法的流程图；图7为本申请实施例公开的伺服控制器的数据传输装置的结构图；图8为本申请实施例公开的又一伺服控制器的数据传输装置的结构图；图9a和9b为本申请实施例公开的读写时序的示意图；图10a和10b为本申请实施例公开的读写状态机的示意图。【具体实施方式】下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。本申请的数据传输方法应用于FPGA中，在FPGA的一端为DSP端另一端为以太网协议栈端，并且在FPGA中设置有DPRAM。因此，本申请中的FPGA可以实现基于DPRAM来实现DSP端与以太网协议栈端之间的数据传输。参见图2，为本申请提供的DPRAM的结构。 从图2所示中可以看出:DPRAM包括两个通道:同步数据传输通道(简称TOO通道)和异步数据传输通道(简称SDO通道)。针对roo通道具体分为第一通道和第二通道。其中，第一通道用于以太网协议栈端向DSP端写数据;第二通道用于DSP端向以太网协议栈端写数据。在?00通道中，第一通道具体包括:03?端的输出寄存器01?_1^1^](1 = 0，1，...，m)，中间寄存器Fl_RAM (x = 0，1，...，m)，以及，以太网协议栈端的输入寄存器PW_RAM(X — 0，1，...，m)o第二通道包括:05?端的输入本文档来自技高网...

【技术保护点】
一种伺服控制器的数据传输方法，其特征在于，包括：确定向第二端发送的第一地址；在附加信息集合中查找与所述第一地址对应的第一附加信息；其中，所述附加信息集合存储有与多个地址对应的附加信息，所述附加信息用于解释所述控制指令；通过DPRAM中的SDO通道向所述第二端传输所述第一地址和所述第一附加信息。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈英华，韩东，桂雄斌，陈友樟，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东;44