包括可重构的缩放器的应用处理器及包括该处理器的装置制造方法及图纸

提供了包括可重构的缩放器的应用处理器及包括该处理器的装置。应用处理器包括可重构的硬件缩放器，其中，可重构的硬件缩放器包括被配置成分别执行不同的缩放技术的专用电路以及被配置成被专用电路共享的共享电路。不同的缩放技术中的一种缩放技术通过专用电路中的一个和共享电路执行。

【技术实现步骤摘要】
【专利说明】包括可重构的缩放器的应用处理器及包括该处理器的装置本申请要求于2014年9月22日提交的第10-2014-0125793号韩国专利申请的优先权，通过引用将上述韩国专利申请的公开内容全部包含于此。
所公开主题的实施例涉及一种集成电路(1C)，更具体地说，涉及包括可重构的硬件缩放器(hardware scaler)的应用处理器以及包括该应用处理器的装置。
技术介绍
通常，移动通信装置的高清显示器(例如，可以显示诸如2160p、4320p等的超高清(UHD)图像的显示器)由移动应用处理器(AP)支持。移动AP常常被配置成整体或部分地处理高清图像。通常，移动AP包括被配置成将图像或视频信号从一个显示分辨率转换到另一个显示分辨率的缩放器。随着期望的分辨率的增大(例如，从标清到超高清或以上)，与缩放器相关的缩放比(scale rat1)增大。随着缩放比的增大，通常产生的缩放图像的质量提尚ο—般来说，一旦包括(被设计成执行特定缩放技术的)缩放器的集成电路被制造出来，就不能够改变缩放器和被缩放器用来处理图像的技术。因此，硬件缩放器在1C初期制造之后不能具有开发新的缩放技术的优势。
技术实现思路
根据所公开主题的一些实施例，提供了一种包括可重构的硬件缩放器的应用处理器。可重构的硬件缩放器包括被配置成分别执行不同的缩放技术的多个专用电路以及被配置成被多个专用电路共享的共享电路。不同的缩放技术中的一种可以通过多个专用电路中的一个和共享电路来执行。每个专用电路可以包括第一系数计算器，每个第一系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路可以包括被配置成使用第一系数垂直地缩放第一像素并输出已垂直缩放的像素的第一计算电路，所述第一系数由从第一系数计算器之中选择的第一系数计算器产生。每个专用电路还可以包括第二系数计算器，每个第二系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路还可以包括被配置成使用第二系数水平地缩放已垂直缩放的像素并输出已水平缩放的像素的第二计算电路，所述第二系数由从第二系数计算器之中选择的第二系数计算器产生。共享电路还可以包括分析器，所述分析器被配置成分析与第一像素相关的第二像素的图案，并且根据分析结果而产生用于选择第一系数计算器和第二系数计算器的选择信号。第二像素可以是对应于行的像素或对应于行的像素中的一些像素。应用处理器还可以包括被配置成存储与将被分析的像素的数量相关的数据的数据存储装置。共享电路还可以包括被配置成存储对应于行的第一像素的行存储器。分析器可以基于所述数据选择存储在行存储器中的第一像素或第一像素中的一些作为第二像素，分析第二像素的图案，根据分析结果产生选择信号。应用处理器还可以包括被配置成存储与可重构的硬件缩放器中可以使用的缩放技术的类型相关的数据的数据存储装置。分析器可以读取数据，并且基于所述数据和分析结果产生用于对第一系数计算器和第二系数计算器进行选择的选择信号。应用处理器还可以包括被配置成产生垂直缩放系数和水平缩放系数的中央处理单元(CPU)以及被配置成存储由CPU产生的垂直缩放系数和水平缩放系数的数据存储装置。第一计算电路可以使用垂直缩放系数而不是第一系数来垂直地缩放第一像素，并输出已垂直缩放的像素。第二计算电路可以使用水平缩放系数而不是第二系数来水平地缩放已垂直缩放的像素，并输出已水平缩放的像素。第一像素的数量可以不同于第一系数的数量，已垂直缩放的像素的数量可以不同于第二系数的数量。根据所公开主题的其他实施例，提供了一种包括被配置成存储包括第一像素的图像的存储器和连接到存储器的应用处理器的片上系统。应用处理器包括被配置成从存储器读取第一像素的DMA控制器以及可重构的硬件缩放器。可重构的硬件缩放器可以包括被配置成分别执行不同的缩放技术的多个专用电路以及被配置成被多个专用电路所共享的共享电路。不同的缩放技术中的一种缩放技术可以由多个专用电路中的一个和共享电路执行。每个专用电路可以包括第一系数计算器，每个第一系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路可以包括被配置成使用第一系数垂直地缩放第一像素并输出已垂直缩放的像素的第一计算电路，所述第一系数由从第一系数计算器之中选择的第一系数计算器产生。每个专用电路还可以包括第二系数计算器，其中，每个第二系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路还可以包括被配置成使用第二系数水平地缩放已垂直缩放的像素并输出已水平缩放的像素的第二计算电路，所述第二系数由从第二系数计算器之中选择的第二系数计算器产生。根据所公开主题的另外的实施例，提供了包括片上系统和显示器的数据处理系统。片上系统包括被配置成存储包括第一像素的图像的存储器以及连接到存储器的应用处理器。应用处理器包括被配置成从存储器读取第一像素的DMA控制器以及可重构的硬件缩放器。可重构的硬件缩放器包括被配置成分别执行不同的缩放技术的多个专用电路以及被配置成被多个专用电路所共享的共享电路。不同的缩放技术中的一种可以由多个专用电路中的一个和共享电路执行。每个专用电路可以包括第一系数计算器，其中，每个第一系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路可以包括第一计算电路，第一计算电路被配置成使用第一系数垂直地缩放第一像素并输出已垂直缩放的像素，所述第一系数由从第一系数计算器之中选择的第一系数计算器产生。每个专用电路还可以包括第二系数计算器，其中，每个第二系数计算器被配置成产生对应于不同的缩放技术中的一种的系数。共享电路还可以包括被配置成使用第二系数水平地缩放已垂直缩放的像素并输出已水平缩放的像素的第二计算电路，所述第二系数由从第二系数计算器之中选择的第二系数计算器产生。【附图说明】通过参照附图详细描述所公开主题的示例性实施例，所公开主题的上述和其他特征和优势将变得更加明显，在附图中:图1是根据所公开主题的一些实施例的数据处理系统的示意性框图；图2是根据所公开主题的一些实施例的硬件标定器和数据存储装置的框图；图3是存储在图2中示出的第一数据存储装置中的数据的实施例的示图；图4是存储在图2中示出的第二数据存储装置中的数据的实施例的示图；图5是根据所公开主题的一些实施例的存储在图2中示出的行存储器中的图像的实施例的示图；图6是在图2中示出的垂直缩放器和水平缩放器的实施例的详细框图；图7是在图6中示出的计算电路的实施例的概念图；图8是根据所公开主题的一些实施例的由图6中示出的系数计算器产生的系数的实施例的示图；图9是根据所公开主题的一些实施例的数据处理系统的操作的实施例的流程图；图10是根据所公开主题的其他实施例的硬件缩放器和数据存储装置的实施例的框图；图11是存储在图10中示出的第三数据存储装置中的数据的实施例的示图；图12是根据所公开主题的另外其他实施例的硬件缩放器和数据存储装置的实施例的框图；图13是在图12中示出的垂直缩放器和水平缩放器的实施例的详细框图；图14是根据所公开主题的另外实施例的硬件缩放器和数据存储装置的实施例的框图；图15是在图14中示出的垂直缩放器和水平缩放器的实施例的详细框图。【具体实施方式】现在将在下文中参照附图更充分地描述所公开的主题，在附图中示出了本专利技术的实本文档来自技高网...

【技术保护点】
一种应用处理器，所述应用处理器包括可重构的硬件缩放器，其中，可重构的硬件缩放器包括：多个专用电路，被配置成分别执行不同的缩放技术；以及共享电路，被配置成被所述多个专用电路共享，其中，可重构的硬件缩放器被配置成通过所述多个专用电路中的一个和共享电路执行所述不同的缩放技术中的一种缩放技术。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：尹晟瞮，梁汉娜，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR