利用衬垫层制造半导体器件的方法技术

一种制造半导体器件的方法包括：在包括下图案的基板上顺序地形成层间绝缘层和包括第一开口的硬掩模图案；利用硬掩模图案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层，该衬垫层包括沿着沟槽的侧壁和底表面形成的第一部分以及沿着硬掩模图案的顶表面形成的第二部分；在沟槽中形成暴露衬垫层的第二部分的牺牲图案；利用牺牲图案去除衬垫层的第二部分和硬掩模图案；以及在去除硬掩模图案之后，去除牺牲图案以暴露衬垫层的第一部分。

【技术实现步骤摘要】

本专利技术构思设及用于制造半导体器件的方法。
技术介绍
随着电子技术的进步，半导体器件的按比例缩小快速发展。因此，对于高集成和低 功耗的半导体忍片的需求会逐渐增加。为了实现半导体忍片的高集成和低功耗，布线层的 高宽比可W增加。 鉴于上述，可W进行对于W可靠方式形成通孔同时减少对具有增加的高宽比的布 线层中的下布线的损伤的方法的各种研究。
技术实现思路
本专利技术构思提供一种用于制造半导体器件的方法，其能通过去除在用于形成上布 线的沟槽工艺中使用的硬掩模而改善半导体器件的可靠性和性能从而不对下布线产生损 坏。 本专利技术构思的W上和其它方面将在实施方式的W下描述中描述或者可W从其明 曰 业。 根据一些实施方式，在制造半导体器件的方法中，图案化其上包括硬掩模图案的 层间绝缘层W在其中限定沟槽。层间绝缘层中的沟槽暴露在其下面的层上的下图案。在去 除硬掩模图案之前，形成沿着沟槽的侧壁和底表面延伸的衬垫层。进行第一蚀刻工艺W去 除硬掩模图案而不去除衬垫层的沿着沟槽的底表面延伸的部分。在去除硬掩模图案之后， 进行第二蚀刻工艺W去除衬垫层的沿着沟槽的底表面延伸的部分。 在一些实施方式中，衬垫层可W接触下图案，第二蚀刻工艺可W是在衬垫层和下 图案之间是选择性的湿蚀刻工艺。[000引在一些实施方式中，下图案和硬掩模图案可W由相同的金属形成。 在一些实施方式中，第一蚀刻工艺可W是在硬掩模图案和衬垫层之间没有选择性 的湿蚀刻工艺。 在一些实施方式中，在进行第一蚀刻工艺W去除硬掩模图案而不去除衬垫层的沿 着沟槽的底表面延伸的所述部分中，可W在覆盖衬垫层的沟槽中在其底表面处形成牺牲图 案。牺牲图案可W暴露衬垫层的沿着沟槽的侧壁延伸的部分。第一蚀刻工艺可W去除硬掩 模图案W及衬垫层的沿着沟槽的侧壁延伸且通过牺牲图案暴露的所述部分。在利用第一蚀 刻工艺去除硬掩模图案之后，但是在进行第二蚀刻工艺之前，可W去除牺牲图案W暴露衬 垫层的沿着沟槽的底表面延伸的所述部分。 在一些实施方式中，在进行第二蚀刻工艺W去除衬垫层的沿着沟槽的底表面延伸 的所述部分中，可W暴露下图案。在利用第二蚀刻工艺去除衬垫层的沿着沟槽的底表面延 伸的部分之后，可W在沟槽中形成上图案。上图案可W接触下图案并且可W与其电连接。 在一些实施方式中，在图案化层间绝缘层W限定沟槽中，可W在硬掩模图案上形 成光致抗蚀剂图案。光致抗蚀剂图案可W限定比由硬掩模图案限定的开口窄的开口。可W利用光致抗蚀剂图案作为蚀刻掩模在层间绝缘层中形成预沟槽，该预沟槽可W不暴露下图 案。然后，可W利用硬掩模图案作为蚀刻掩模蚀刻在其中包括预沟槽的层间绝缘层，W暴露 下图案。 根据本专利技术构思的一方面，提供一种用于制造半导体器件的方法，该方法包括：在 包括下图案的基板上顺序地形成层间绝缘层和包括第一开口的硬掩模图案；利用硬掩模图 案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层，该衬垫层包括沿着沟槽的侧壁和 底表面形成的第一部分W及沿着硬掩模图案的顶表面形成的第二部分；在沟槽中形成暴露 衬垫层的第二部分的牺牲图案；利用牺牲图案去除衬垫层的第二部分和硬掩模图案；W及 在去除硬掩模图案之后，去除牺牲图案W暴露衬垫层的第一部分。 在本专利技术构思的一些实施方式中，该方法可W还包括：通过去除衬垫层的暴露的 第一部分而暴露下图案；W及在暴露的下图案上形成填充沟槽的上图案。 在本专利技术构思的一些实施方式中，利用关于下图案和衬垫层具有蚀刻选择性的湿 蚀刻剂，去除衬垫层的暴露的第一部分。 在本专利技术构思的一些实施方式中，层间绝缘层包括下层间绝缘层和形成在下层间 绝缘层上的上层间绝缘层，去除硬掩模图案包括暴露上层间绝缘层。该方法可W还包括： 在去除衬垫层的暴露的第一部分和形成上图案之间，在上层间绝缘层上进行顶部拐角圆化 acR)工艺。 在本专利技术构思的一些实施方式中，层间绝缘层包括下层间绝缘层和形成在下层间 绝缘层上的上层间绝缘层，去除硬掩模图案包括暴露上层间绝缘层。该方法可W还包括：在 去除牺牲图案与去除衬垫层的暴露的第一部分之间，在上层间绝缘层上进行顶部拐角圆化 acR)工艺。 在本专利技术构思的一些实施方式中，牺牲图案的去除化及TCR工艺的进行被原位地 执行。 在本专利技术构思的一些实施方式中，形成牺牲图案包括：形成覆盖衬垫层的第二部 分同时填充沟槽的牺牲层；W及通过去除牺牲层的一部分而暴露衬垫层的第二部分。 在本专利技术构思的一些实施方式中，牺牲层包括硬掩模上旋涂（SOH)和底部抗反射 涂层度ARC)的至少一个。 在本专利技术构思的一些实施方式中，利用干蚀刻工艺去除牺牲层的所述部分和牺牲 图案。 在本专利技术构思的一些实施方式中，干蚀刻工艺包括灰化工艺。 在本专利技术构思的一些实施方式中，利用湿蚀刻工艺将衬垫层的第二部分和硬掩模 图案共同去除。 在本专利技术构思的一些实施方式中，形成沟槽包括：在硬掩模图案上形成包括第二 开口的光致抗蚀剂层图案，第二开口交叠第一开口并且具有比第一开口小的宽度；利用光 致抗蚀剂层图案作为蚀刻掩模，在层间绝缘层中形成预沟槽；W及在去除光致抗蚀剂层图 案之后，利用硬掩模图案作为蚀刻掩模蚀刻层间绝缘层。在本专利技术构思的一些实施方式中，沟槽包括形成为对应于第一开口的上沟槽W及 形成在上沟槽的底表面上的下沟槽，下沟槽由朝向基板延伸的预沟槽形成。 在本专利技术构思的一些实施方式中，下图案通过下沟槽暴露。 在本专利技术构思的一些实施方式中，衬垫层通过原子层沉积或化学气相沉积的至少 之一形成。 在本专利技术构思的一些实施方式中，衬垫层具有在约5至约IOOA的范围内的厚度。 在本专利技术构思的一些实施方式中，衬垫层共形地形成。 在本专利技术构思的一些实施方式中，衬垫层包括侣氮化物、侣氮氧化物、侣碳氮化 物、侣碳氮氧化物、侣氧化物、娃氮化物、娃氮氧化物、娃碳氮化物、娃碳氮氧化物和娃氧化 物中的至少一种。 在本专利技术构思的一些实施方式中，下图案包括铜、鹤、钻、铁和侣中的至少一种。 在本专利技术构思的一些实施方式中，硬掩模图案包括铁、铁氮化物、铁氧化物、鹤、鹤 氮化物和鹤氧化物中的至少一种。 根据本专利技术构思的另一方面，提供一种用于制造半导体器件的方法，该方法包括： 在包括下图案的基板上形成层间绝缘层；在层间绝缘层上形成包括与下图案相同的金属元 素的硬掩模图案；利用硬掩模图案在层间绝缘层中形成暴露下图案的沟槽；形成衬垫层， 该衬垫层包括沿着沟槽的侧壁和底表面形成的第一部分W及沿着硬掩模图案的顶表面形 成的第二部分；利用第一湿蚀刻工艺将衬垫层的第二部分和硬掩模图案共同去除；W及在 去除硬掩模图案之后，利用第二湿蚀刻工艺蚀刻衬垫层的第一部分。 在本专利技术构思的一些实施方式中，衬垫层的第一部分的一部分接触下图案。 在本专利技术构思的一些实施方式中，利用相对于衬垫层和硬掩模图案没有蚀刻选择 性的湿蚀刻剂进行第一湿蚀刻工艺。 在本专利技术构思的一些实施方式中，利用相对于衬垫层和下图案具有蚀刻选择性的 湿蚀刻剂进行第二湿蚀刻工艺。 在本专利技术构思的一些实施方式中，衬垫层包括侣氮化物、侣氮氧化物、侣碳氮化 物、侣碳氮氧化物、侣氧化物、娃氮化物、娃氮氧化物、娃碳氮化物、娃碳氮氧化物和娃氧化 物中的至少一种。 在本专利技术构思的一些实施方式中，去除衬垫层的第二部分和硬掩模图案包括：在 沟槽本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，所述方法包括：在包括下图案的基板上顺序地形成层间绝缘层和硬掩模图案，所述硬掩模图案中包括第一开口；利用所述硬掩模图案在所述层间绝缘层中形成沟槽，其中所述沟槽暴露所述下图案；形成衬垫层，所述衬垫层包括沿着所述沟槽的侧壁和底表面延伸的第一部分以及沿着所述硬掩模图案的顶表面延伸的第二部分；在所述沟槽中形成牺牲图案，其中所述牺牲图案暴露所述衬垫层的所述第二部分；利用所述牺牲图案去除所述衬垫层的所述第二部分和所述硬掩模图案；以及在去除所述硬掩模图案之后，去除所述牺牲图案以暴露所述衬垫层的第一部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李敬雨，李禹镇，金钟三，刘禹炅，李荣祥，许珉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR