本实用新型专利技术公开了一种简易的逻辑电平信号锁存电路装置，采用三个N沟道增强型场效应管作为开关管，与两个二极管、五个电阻组成的简易的逻辑电平信号锁存电路，实现对逻辑电平信号的状态锁存和解除动作。不管输入逻辑电平信号如何变化，输出逻辑电平信号都能够与锁存动作时的输入逻辑电平信号保持一致；当不需要锁存时，可以通过复位逻辑电平信号解除锁存动作。本实用新型专利技术不需要低压供电，直接从周围的高压电源取电。由于结构简单，具有更经济、高效、低功耗的特点，且抗干扰能力强、布局灵活。满足各种电压的电路需求。可以广泛应用于需要将一些检测到的、或控制后级电路的逻辑电平信号状态锁存起来，待完成相关操作后，再解除该信号锁存动作的数字电路中。
【技术实现步骤摘要】
本技术涉及一种简易的逻辑电平信号锁存电路装置，用于逻辑电平信号锁存和解除控制。
技术介绍
在电子电路应用环境中，经常需要将一些检测到的，或控制后级电路的逻辑电平信号状态锁存起来，待完成相关操作后，再解除该信号的锁存动作。目前，有很多集成电路可以实现这种锁存功能。但是，这些集成电路一般采用低电压工艺设计，而且需要低压电源供电才能正常工作，限制了它的应用范围；另外，这些集成电路集成度较高，往往集成4个、8个甚至更多的锁存电路，体积庞大，不适于对空间要求较高的环境。
技术实现思路
为了克服上述现有技术的缺点，本技术提供了一种简易的逻辑电平信号锁存电路，包括输入逻辑电平信号端口、输出逻辑电平信号端口、复位逻辑电平信号端口、电源正端口和负端口，以及包括在所述的各端口之间的逻辑电平信号锁存电路。本技术所采用的技术方案是:一种简易的逻辑电平信号锁存电路装置，包括逻辑电平信号输入端口、逻辑电平信号输出端口、逻辑电平信号复位端口、电源正端和接地端，在所述的各端口之间采用分立元件组成逻辑电平信号锁存电路，其特征在于:采用三个N沟道增强型场效应管作为开关管，实现对逻辑电平信号的状态锁存和解除动作，其中:第一N沟道增强型场效应管的栅极与复位逻辑电平信号端口连接，源极接地，漏极经第一二极管的阴极与输入端连接，其栅极与源极间并入第一电阻，该漏极经A节点连接第二 N沟道增强型场效应管的栅极；所述的第二N沟道增强型场效应管的源极接地，其栅极与源极间并入第二电阻，漏极经第三电阻接电源正端，漏极经B节点连接第三N沟道增强型场效应管的栅极；所述的第三N沟道增强型场效应管的源极接地，漏极经第五电阻接电源正端，其栅极与源极间并入第四电阻，漏极经第二二极管连接至A节点，第二二极管阳极与漏极连接，阴极连接至A节点，其漏极与第二二极管间为输出端口。本技术由两个二极管、三个开关管、五个电阻组成简易的逻辑电平信号锁存电路;可以将输入逻辑电平信号锁存起来，不管输入逻辑电平信号如何变化，输出逻辑电平信号都能够与锁存动作时的输入逻辑电平信号保持一致；当不需要锁存时，可以通过复位逻辑电平信号解除锁存动作。本技术所述的开关管还包括除上述的场效应管外的具有电气可控开关的元件，如三极管、及其他具有电气可控开关的元件。与现有技术相比，本技术的有益效果是，不需要低压供电，直接从周围的高压电源取电。由于结构简单，具有更经济、高效、低功耗的特点，且抗干扰能力强、布局灵活。满足各种电压的电路需求。可以广泛应用于需要将一些检测到的、或控制后级电路的逻辑电平信号状态锁存起来，待完成相关操作后，再解除该信号锁存动作的数字电路中。【附图说明】图1为本技术电路原理图。【具体实施方式】如图1为本技术电路原理图所示，一种简易的逻辑电平信号锁存电路装置，包括逻辑电平信号输入端口、逻辑电平信号输出端口、逻辑电平信号复位端口、电源正端和接地端，在所述的各端口之间采用分立元件组成逻辑电平信号锁存电路，采用三个N沟道增强型场效应管作为开关管，实现对逻辑电平信号的状态锁存和解除动作，其中:第一N沟道增强型场效应管Q1的栅极与复位逻辑电平信号端口 RESET连接，源极接地GND，漏极经第一二极管D1的阴极与输入端口 IN PUT连接，其栅极与源极间并入第一电阻R1，该漏极经A节点连接第二 N沟道增强型场效应管Q2的栅极；所述的第二N沟道增强型场效应管Q2的源极接地GND，其栅极与源极间并入第二电阻R2，漏极经第三电阻R3接电源正端Vcc，漏极经B节点连接第三N沟道增强型场效应管Q3的栅极；所述的第三N沟道增强型场效应管Q3的源极接地GND，漏极经第五电阻R5接电源正端Vcc，其栅极与源极间并入第四电阻R4，漏极经第二二极管D2连接至A节点，第二二极管D2阳极与漏极连接，阴极连接至A节点，其漏极与第二二极管D2间为输出端口 OUT PUT ο参阅图1，当IN PUT为高电平时，经过D1，在RESET为低电平的情况下，节点A由低电平变为高电平，使Q2打开，则节点B被Q2下拉到低电平;然后，Q3由开启变为关闭，在R5和VCC的作用下，OUT PUT变为高电平，即与IN PUT—致。OUT PUT变为高电平后，经过D2，保证节点A也为高电平。当INPUT变为低电平时，由于D1的单向导通特性，节点A保持为高电平；由于节点A电平无变化，则OUT PUT仍然为高电平，即锁存了 IN PUT之前的高电平状态。如果需要解除OUT PUT的高电平状态，将RESET变为高电平，Q1打开，节点A被Q1强制下拉到低电平。这时，Q2关闭，节点B变为高电平，则Q3打开，OUT PUT变为低电平，S卩解除了OUT PUT之前的高电平状态。通过调整电阻R3和R4、R5和R2的参数，就能够直接从周围的高压电源取电，以保持电路正常运行。本技术的内容和特点已揭示如上，然而前面叙述的本技术仅仅简要地或只涉及本技术的特定部分，本技术的特征可能比在此公开的内容涉及的更多。因此，本技术的保护范围应不限于实施例所揭示的内容，而应该包括在不同部分中所体现的所有内容的组合，以及各种不背离本技术的替换和修饰，并为本技术的权利要求书所涵盖。【主权项】1.一种简易的逻辑电平信号锁存电路装置，包括逻辑电平信号输入端口、逻辑电平信号输出端口、逻辑电平信号复位端口、电源正端和接地端，在所述的各端口之间采用分立元件组成逻辑电平信号锁存电路，其特征在于:采用三个N沟道增强型场效应管作为开关管，实现对逻辑电平信号的状态锁存和解除动作，其中: 第一N沟道增强型场效应管(Q1)的栅极与复位逻辑电平信号端口(RESET)连接，源极接地，漏极经第一二极管(D1)的阴极与输入端连接，其栅极与源极间并入第一电阻(R1)，该漏极经A节点连接第二 N沟道增强型场效应管(Q2)的栅极； 所述的第二N沟道增强型场效应管(Q2)的源极接地，其栅极与源极间并入第二电阻(R2)，漏极经第三电阻(R3)接电源正端(Vcc)，漏极经B节点连接第三N沟道增强型场效应管(Q3)的栅极; 所述的第三N沟道增强型场效应管(Q3)的源极接地，漏极经第五电阻(R5)接电源正端(Vcc)，其栅极与源极间并入第四电阻(R4)，漏极经第二二极管(D2)连接至A节点，第二二极管(D2)阳极与漏极连接，阴极连接至A节点，其漏极与第二二极管(D2)间为输出端口。【专利摘要】本技术公开了一种简易的逻辑电平信号锁存电路装置，采用三个N沟道增强型场效应管作为开关管，与两个二极管、五个电阻组成的简易的逻辑电平信号锁存电路，实现对逻辑电平信号的状态锁存和解除动作。不管输入逻辑电平信号如何变化，输出逻辑电平信号都能够与锁存动作时的输入逻辑电平信号保持一致；当不需要锁存时，可以通过复位逻辑电平信号解除锁存动作。本技术不需要低压供电，直接从周围的高压电源取电。由于结构简单，具有更经济、高效、低功耗的特点，且抗干扰能力强、布局灵活。满足各种电压的电路需求。可以广泛应用于需要将一些检测到的、或控制后级电路的逻辑电平信号状态锁存起来，待完成相关操作后，再解除该信号锁存动作的数字电路中。【IPC分类】H03K19/094【公开号】CN205092846本文档来自技高网...
【技术保护点】
一种简易的逻辑电平信号锁存电路装置，包括逻辑电平信号输入端口、逻辑电平信号输出端口、逻辑电平信号复位端口、电源正端和接地端，在所述的各端口之间采用分立元件组成逻辑电平信号锁存电路，其特征在于：采用三个N沟道增强型场效应管作为开关管，实现对逻辑电平信号的状态锁存和解除动作，其中：第一N沟道增强型场效应管（Q1）的栅极与复位逻辑电平信号端口（RESET）连接，源极接地，漏极经第一二极管（D1）的阴极与输入端连接，其栅极与源极间并入第一电阻（R1），该漏极经A节点连接第二N沟道增强型场效应管（Q2）的栅极；所述的第二N沟道增强型场效应管（Q2）的源极接地，其栅极与源极间并入第二电阻（R2），漏极经第三电阻（R3）接电源正端（Vcc），漏极经B节点连接第三N沟道增强型场效应管（Q3）的栅极；所述的第三N沟道增强型场效应管（Q3）的源极接地，漏极经第五电阻（R5）接电源正端（Vcc），其栅极与源极间并入第四电阻（R4），漏极经第二二极管（D2）连接至A节点，第二二极管（D2）阳极与漏极连接，阴极连接至A节点，其漏极与第二二极管（D2）间为输出端口。
【技术特征摘要】
【专利技术属性】
技术研发人员：毛卫清，
申请(专利权)人：上海长园维安电子线路保护有限公司，
类型：新型
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。