本发明专利技术提供一种可级联的波控机、波控机系统及波束控制方法,包括通信模块、配相计算模块、TR组件控制模块和信号处理模块,通信模块的输入端连接信号处理机的输出端,通信模块的输入/输出端连接信号处理模块的输入/输出端,信号处理模块的输出端连接配相计算模块的输入端,配相计算模块的输出端连接TR组件控制模块的输入端;波控机在工作时,首先由通信模块接收信号处理机发送的控制指令,信号处理模块读取控制指令并解析,将解析后的信息发送给配相计算模块,控制配相计算模块进行配相计算,计算完毕后,将计算结果发送到TR组件控制模块,控制TR组件完成布相。本发明专利技术能够提高波控机的通用性和可扩展能力,且运算简单,运算精度高。
【技术实现步骤摘要】
本专利技术涉及微波无线通信
,尤其涉及一种可级联的波控机、波控机系统 及波束控制方法。
技术介绍
相控阵雷达天线最显著的特点是天线阵面不动的情况下实现天线波束扫描,相控 阵天线波束的快速扫描和波束形状的捷变能力是相控阵雷达对工作环境、目标环境具有高 度自适应能力的技术基础,它们的实现均依赖于波控机。传统的波控设计方案是:当相控阵 天线阵列单元比较少时,一般采用集中式架构;当相控阵天线阵列单元比较多时,一般采用 分布式架构;就电路实现而言,早期的波控系统一般采用分立器件搭建实现,后来采用单片 机、DSP、FPGA来设计波控系统,近期又出现了使用定制波控1C来实现波控机方案的设计。 但是集中式波控设计,在阵面单元比较大时计算量大,运算时间长,从而影响了波 束扫描的速度;分布式方案适合阵面单元比较多的情况,但是会带来运算单元设备量的大 幅度增加;分立器件搭建的波控系统所需设备量大,不够灵活,很难实现波束的复杂计算; 单片机通常不计算波控码,仅仅是根据接收到的波控码布相;而DSP虽然能自己计算波控 码,但是不能并行地对各天线通道进行波控码计算和布相;定制波控1C灵活性不足,通用 性和扩展能力受限。 随着天线阵列单元的增加,波控机到TR组件的走线愈加复杂,移相量和幅度衰减 量的计算时间也相应增加,现有波控机已不能满足要求。
技术实现思路
本专利技术的目的在于提供,能够 提高波控机的通用性和可扩展能力,且运算简单,运算精度高。 为实现上述目的,本专利技术采用如下技术方案: -种可级联的波控机,包括FPGA模块和信号处理模块,所述FPGA模块包括通信模 块、配相计算模块和TR组件控制模块,通信模块的输入端连接信号处理机的输出端,通信 模块的输入/输出端连接信号处理模块的输入/输出端,信号处理模块的输出端连接配相 计算模块的输入端,配相计算模块的输出端连接TR组件控制模块的输入端,TR组件控制模 块控制连接TR组件;通信模块用于接收并缓存信号处理机发送的控制指令,信号处理模块 用于读取和解析通信模块缓存的控制指令,并将解析后的信息发送给配相计算模块,控制 配相计算模块工作,配相计算模块用于根据信号处理模块发送的信号,进行移相量和幅度 衰减量的计算,并将计算结果发送给TR组件控制模块,TR组件控制模块用于根据配相计算 模块的计算结果,控制TR组件完成布相; 波控机在工作时,首先由通信模块接收信号处理机发送的控制指令并缓存,信号 处理模块读取通信模块缓存的控制指令并解析,将解析后的信息发送给配相计算模块,配 相计算模块根据信号处理模块发送的信息,进行移相量和幅度衰减量的计算,计算完毕后, 将计算结果发送到TR组件控制模块,TR组件控制模块根据配相计算模块的计算结果控制TR组件完成布相。 所述通信模块采用以太网模块和/或UART模块,以太网模块的输入端连接信号处 理机的输出端,以太网模块的输入/输出端连接信号处理模块的输入/输出端,UART模块 的输入端连接信号处理机的输出端,UART模块的输入/输出端连接信号处理模块的输入/ 输出端。 所述UART模块包括UART单字节接收单元、FIFO缓冲单元和UART单字节发送单 元,UART单字节接收单元的输入端包括复位信号输入端、接收时钟输入端、接收串行数据流 输入端及通信协议设置字输入端,UART单字节接收单元的输出端包括单字节中断标志输出 端和8位并行接收数据输出端; FIFO缓冲单元的输入端包括复位信号输入端、接收时钟输入端、单字节中断标志 输入端、8位并行接收数据输入端和DSP读信号输入端,输出端包括FIFO满中断信号输出端 和缓存控制指令输出端; UART单字节发送单元的输入端包括复位信号输入端、发送时钟输入端、8位并行 发送数据输入端、通信协议设置字输入端,输出信号为发送串行数据流; UART单字节接收单元的单字节中断标志输出端连接FIFO缓冲单元的单字节中断 标志输入端,UART单字节接收单元的8位并行接收数据输出端连接FIFO缓冲单元的8位 并行接收数据输入端,FIFO缓冲单元的缓存控制指令输出端连接UART单字节发送单元的8 位并行发送数据输入端,UART单字节发送单元的输出端连接信号处理模块的输入端,UART 单字节发送单元的8位并行发送数据输入端还连接信号处理模块的输出端。 所述配相计算模块内部有4个ROM查找表,分别为频率信号查找表、波位信号查找 表、接收初相查找表和发射初相查找表,频率信号查找表内储存的内容为天线阵列的频率 号信息,频率信号查找表以频率点为查表索引;波位信号查找表内储存的信息为天线阵列 的波位号信息,波位信号查找表以波位号为查表索引;接收初相查找表内储存的信息为各 接收通道的初始相位值,接收初相查找表以当前天线阵列单元的频率号为行索引,以当前 天线阵列单元的编号为列索引;发射初相查找表内储存的信息为各发射通道的初始相位信 息,发射出相查找表以当前天线阵列单元的频率号为行索引,以当前天线阵列单元的编号 为列索引。 所述信号处理模块采用DSP,DSP的输入/输出端通过EMIF总线连接通信模块的 输入/输出端。 还包括电源模块,所述电源模块包括一片LTM8023芯片、一片TPS70445芯片、两 片LTM8023芯片、两片LTM8023芯片、一片LTM8023芯片和6片LTM4613芯片,所述一片 LTM8023芯片和一片TPS70445芯片分别与信号处理模块相连,两片LTM8023芯片分别与 配相计算模块相连,两片LTM8023芯片分别与以太网模块相连,一片LTM8023芯片和6片 LTM4613芯片分别与TR组件相连。 所述FPGA模块内还设置有电源控制模块,电源控制模块控制连接电源模块。 波控机系统,包括η台波控机,其中,第一台波控机的通信模块的输出端连接第二 台波控机的通信模块的输入端,第二台波控机的通信模块的输出端连接第三台波控机的通 信模块的输入端,以此类推,第η-1台波控机的通信模块的输出端连接第η台波控机的输入 端,η= 2, 3,......。 利用上述可级联的波控机进行波束控制的方法,依次包括以下步骤: (1)通信模块接收信号处理机发送的控制指令并缓存,缓存完毕后产生DSP中断; (2)信号处理模块响应中断服务程序,通过EMIF总线读取通信模块内缓存的控制 指令并解析;若控制指令为联机指令,信号处理模块采用EMIF总线方式将波控机的联机应 答信号和TR组件的故障信息写入通信模块,通过通信模块向信号处理机回传波控机的联 机应答信号和TR组件的故障信息;若控制指令为配相参数指令,信号处理模块提取控制指 令中的频率号、波位号信息,并以EMIF总线方式写入配相计算模块,启动配相计算过程; (3)配相计算模块进行移相量和幅度衰减量的计算,并将计算结果发送给TR组件 控制模块。 所述步骤(3)中,配相计算模块内部移相量和幅度衰减量的计算过程如下: a、将天线阵列的频率号信息和波位号信息依次进行量化和放大预处理,分别存入 频率信号查找表和波位信号查找表中;依次测量各接收通道的初始相位和各发射通道的初 始相位,将测得的各接收通道的初始相位和发射通道的初始相位信息依次进行量化和放大 预处理,分别存入接收初相查找表和发本文档来自技高网...
【技术保护点】
一种可级联的波控机,其特征在于:包括FPGA模块和信号处理模块,所述FPGA模块包括通信模块、配相计算模块和TR组件控制模块,通信模块的输入端连接信号处理机的输出端,通信模块的输入/输出端连接信号处理模块的输入/输出端,信号处理模块的输出端连接配相计算模块的输入端,配相计算模块的输出端连接TR组件控制模块的输入端,TR组件控制模块控制连接TR组件;通信模块用于接收并缓存信号处理机发送的控制指令,信号处理模块用于读取和解析通信模块缓存的控制指令,并将解析后的信息发送给配相计算模块,控制配相计算模块工作,配相计算模块用于根据信号处理模块发送的信号,进行移相量和幅度衰减量的计算,并将计算结果发送给TR组件控制模块,TR组件控制模块用于根据配相计算模块的计算结果,控制TR组件完成布相;波控机在工作时,首先由通信模块接收信号处理机发送的控制指令并缓存,信号处理模块读取通信模块缓存的控制指令并解析,将解析后的信息发送给配相计算模块,配相计算模块根据信号处理模块发送的信息,进行移相量和幅度衰减量的计算,计算完毕后,将计算结果发送到TR组件控制模块,TR组件控制模块根据配相计算模块的计算结果控制TR组件完成布相。...
【技术特征摘要】
【专利技术属性】
技术研发人员:刘心成,王江展,张琳,陈新峰,冯武,
申请(专利权)人:中国电子科技集团公司第二十七研究所,
类型:发明
国别省市:河南;41
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。