移位寄存单元、移位寄存器及其驱动方法、显示装置制造方法及图纸

本申请公开了移位寄存单元、移位寄存器及其驱动方法、显示装置。所述移位寄存单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容、第二电容、第三电容、输入信号端、第一时钟信号端、第二时钟信号端、第一电压信号端、第二电压信号端以及第一输出端。本申请实施例提供的移位寄存单元、移位寄存器及其驱动方法、显示装置，通过较少数量的晶体管实现栅极信号的移位输出，减少了移位寄存器的功耗，同时能够避免节点电位竞争以及晶体管阈值漂移导致电路失效，增强了电路运行的稳定性。

【技术实现步骤摘要】

本申请涉及显示
，具体涉及移位寄存单元、移位寄存器及其驱动方法、显示装置。
技术介绍
在显示面板的一种常规设计中，显示面板上可以设置有像素阵列、多条栅线、与多条栅线绝缘相交的数据线。另外，显示面板上还可以设置有栅极驱动电路。栅极驱动电路将输入的单个脉冲信号逐级移位后，依次导通每一条栅线，实现显示面板上像素阵列的行扫描。图1示出了一种现有的栅极驱动电路的一个驱动单元的结构示意图，所述的驱动单元用于驱动一条栅线。如图1所示，驱动单元100包括移位寄存单元11和反相器12。其中移位寄存单元11用于将输入的单个脉冲信号移位后输出，反相器12用于将移位寄存单元11输出的信号反相后输出。图1所示的驱动单元100包括MA1至MA12共12个晶体管。在信号移位阶段，NA2节点为低电位，将MA4导通，将CKA2输入的低电平信号传递至移位寄存单元11的输出端next。这时，输出端next控制MA2导通，将高电平信号VGH传递至ΝΑΙ节点，从而将ΜΑ5关闭。由于晶体管ΜΑ4的第二极输出低电平信号之后晶体管ΜΑ5才关闭，晶体管ΜΑ4的第二极向输出端next传递低电平信号和晶体管MA5关闭之间可能存在时间差。在这个时间差之内晶体管MA4和晶体管MA5同时导通，使得电路中存在节点电位竞争的问题，导致输出端next输出的信号不稳定。图2示出了另一种现有的栅极驱动电路的一个驱动单元的结构示意图。在图2所示的电路200中，采用高电平的起始信号，当CKB2输入的电平信号由高电平信号转变为低电平信号时，由于电容CB1的耦合作用，使得NB1节点电位降低，晶体管MB2导通，MB5截止，故而高电平信号VGH无法传递至NB1节点。NB1节点保持低电位，使得晶体管MB9和MB10的第二极之间发生节点电位竞争，无法将高电平的信号VGH正常传递至输出端E1，电路不能正常输入高电平的移位信号。
技术实现思路
以上两种现有设计中均存在节点电位竞争的问题，并且晶体管数量较多，驱动电路的功耗较大。有鉴于此，期望能够提供一种减少晶体管数量的移位寄存器。进一步地，还期望提供一种能够避免节点电位竞争、保证电路稳定性的移位寄存器。为了解决上述一个或多个问题，本申请提供了移位寄存单元、移位寄存器及其驱动方法、显示装置。第一方面，本申请提供了一种移位寄存单元，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容、第二电容、第三电容、输入信号端、第一时钟信号端、第二时钟信号端、第一电压信号端、第二电压信号端以及第一输出端。其中，所述第一晶体管由所述输入信号端输入的信号控制，用于将所述第一电压信号端输入的信号传递至第一节点；所述第二晶体管由所述第一时钟信号端输入的信号控制，用于将所述输入信号端输入的信号传递至第二节点；所述第三晶体管由所述第一输出端输出的信号控制，用于将所述第二时钟信号端输入的信号传递至第三节点；所述第四晶体管由所述第一节点的电位信号控制，用于将所述第一时钟信号端输入的信号或所述第二电压信号端输入的信号传递至第四节点；所述第五晶体管由所述第二节点的电位信号控制，用于将所述第一电压信号端输入的信号传递至所述第四节点；所述第六晶体管由所述第四节点的电位信号控制，用于将所述第一电压信号端输入的信号传递至所述第一输出端；所述第七晶体管由所述第二节点的电位信号控制，用于将所述第二电压信号端输入的信号传递至所述第一输出端；所述第一电容的一端用于输入所述第一时钟信号端输入的信号，所述第一电容的另一端用于输入所述第一节点的电位信号；所述第二电容的一端用于输入所述第三节点的电位信号，所述第二电容的另一端用于输入所述第二节点的电位信号；所述第三电容的一端用于输入所述第一电压信号端的信号，所述第三电容的另一端用于输入所述第四节点的电位信号。第二方面，本申请提供了一种移位寄存器，包括本申请第一方面所提供的N个级联的移位寄存单元，其中N为正整数且N>1 ;第一级移位寄存单元的输入信号端为所述移位寄存器的移位信号输入端，第二级至第N级移位寄存单元中的每一级移位寄存单元的输入信号端与上一级移位寄存单元的第一输出端连接。第三方面，本申请提供了一种驱动本申请第二方面所提供的移位寄存器的方法，包括:第一阶段，向所述第一时钟信号端和所述输入信号端提供第一电平信号，向所述第二时钟信号端提供第二电平信号，所述第一输出端输出第二电压信号；第二阶段，向所述第一时钟信号端提供所述第二电平信号，向所述输入信号端和所述第二时钟信号端提供所述第一电平信号，所述第一输出端输出第一电压信号；第三阶段，向所述第一时钟信号端提供所述第一电平信号，向所述输入信号端和所述第二时钟信号端提供所述第二电平信号，所述第一输出端输出所述第一电压信号；第四阶段，向所述第一时钟信号端和输入信号端提供所述第二电平信号，向所述第二时钟信号端提供所述第一电平信号，所述第一输出端输出所述第二电压信号；第五阶段，向所述第一时钟信号端提供所述第一电平信号，向所述输入信号端和所述第二时钟信号端提供所述第二电平信号，所述第一输出端输出所述第二电压信号。第四方面，本申请提供了另一种驱动本申请第二方面所提供的移位寄存器的方法，包括:在第一阶段，向所述第一时钟信号端提供所述第一电平信号，向所述第二时钟信号、所述输入信号端提供所述第二电平信号，所述第一输出端输出所述第一电压信号；在第二阶段，向所述第一时钟信号端、所述输入信号端提供所述第二电平信号，向所述第二时钟信号端提供所述第一电平信号，所述第一输出端输出所述第二电压信号；在第三阶段，向所述第一时钟信号端、所述输入信号端提供所述第一电平信号，向所述第二时钟信号端提供所述第二电平信号，所述第一输出端输出所述第二电压信号；在第四阶段，向所述第一时钟信号端提供所述第二电平信号，向所述第二时钟信号端、所述输入信号端提供所述第一电平信号，所述第一输出端输出所述第一电压信号；在第五阶段，向所述第一时钟信号端、输入信号端提供所述第一电平信号，向所述第二时钟信号端提供所述第二电平信号，所述第一输出端输出所述第一电压信号。第五方面，本申请提供了一种显示装置，应用本申请第一方面所提供的移位寄存单元以及本申请第三方面提供的驱动方法或本申请第四方面提供的驱动方法。本申请提供的移位寄存单元、移位寄存器及其驱动方法、显示装置，通过较少数量的晶体管实现信号的移位输出，减少了移位寄存器的功耗，同时能够避免在移位寄存单元输出端的电位反转时发生节点电位竞争导致电路失效，增强了电路运行的稳定性。【附图说明】通过阅读参照以下附图所作的对非限制性实施例详细描述，本申请的其它特征、目的和优点将会变得更明显:图1是一种现有的栅极驱动电路的一个驱动单元的结构示意图；图2是另一种现有的栅极驱动电路的一个驱动单元的结构示意图；图3是本申请提供的移位寄存单元的一个具体实施例的电路结构示意图；图4是本申请提供的移位寄存单元的另一个具体实施例的电路结构示意图；图5是本申请提供的移位寄存单元的又一个具体实施例的电路结构示意图；图6是本申请提供的移位寄存单元的再一个具体实施例的电路结构示意图；图7是本申请提供的移位寄存器的一个实施例的结构示意图；图8是图3所示实施例中的电路结构的一个工作时序本文档来自技高网...

【技术保护点】
一种移位寄存单元，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第一电容、第二电容、第三电容、输入信号端、第一时钟信号端、第二时钟信号端、第一电压信号端、第二电压信号端以及第一输出端，其中，所述第一晶体管由所述输入信号端输入的信号控制，用于将所述第一电压信号端输入的信号传递至第一节点；所述第二晶体管由所述第一时钟信号端输入的信号控制，用于将所述输入信号端输入的信号传递至第二节点；所述第三晶体管由所述第一输出端输出的信号控制，用于将所述第二时钟信号端输入的信号传递至第三节点；所述第四晶体管由所述第一节点的电位信号控制，用于将所述第一时钟信号端输入的信号或所述第二电压信号端输入的信号传递至第四节点；所述第五晶体管由所述第二节点的电位信号控制，用于将所述第一电压信号端输入的信号传递至所述第四节点；所述第六晶体管由所述第四节点的电位信号控制，用于将所述第一电压信号端输入的信号传递至所述第一输出端；所述第七晶体管由所述第二节点的电位信号控制，用于将所述第二电压信号端输入的信号传递至所述第一输出端；所述第一电容的一端用于输入所述第一时钟信号端输入的信号，所述第一电容的另一端用于输入所述第一节点的电位信号；所述第二电容的一端用于输入所述第三节点的电位信号，所述第二电容的另一端用于输入所述第二节点的电位信号；所述第三电容的一端用于输入所述第一电压信号端的信号，所述第三电容的另一端用于输入所述第四节点的电位信号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：李玥，邹文晖，钱栋，
申请(专利权)人：上海天马有机发光显示技术有限公司，天马微电子股份有限公司，
类型：发明
国别省市：上海;31