本发明专利技术公开了一种时间交织流水线ADC系统及其时序操作方法。其包括数模转换器结构，扰动校准信号注入结构以及自适应算法原理，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，实现各通道归一化的电容参数校正。使用冗余采样通道实现采样随机化，使通道延迟偏差降低至噪声底，对比传统的延迟校正方法节约了大量功耗与面积开销；使用非固定正负信号极性通路，并结合随机化采样通道选择，节省了传统运放offset校正电路中的动态反向电路，降低了时序要求；使用可校正的多通道分离增益校正扰动信号注入，对比传统方案节省了高功耗的前置高速采样保持电路，并提高了时间交织流水线ADC系统的采样速度。
【技术实现步骤摘要】
本专利技术涉及一种时间交织流水线ADC系统及其时序操作方法。
技术介绍
由于单路流水线ADC系统的处理速度限制，在实现高速流水线ADC时经常使用时间交织结构拼接。时间交织流水线ADC结构可将原本对单路ADC的速度要求降低N倍，N为系统拼接的单路流水线ADC路数。虽然时间交织结构大幅拓展了 ADC系统的采样速度，但各单通道ADC之间的各类匹配误差限制了时间交织ADC系统性能的提升。随着集成电路工艺的进步，数字自适应校正技术(简称LMS)被广泛的应用于解决ADC的各类偏差问题。时间交织流水线ADC系统一般涉及通道间采样偏差、通道间直流静态偏差(简称Offset)以及通道间增益偏差三种偏差。而传统的LMS算法需要针对不同种类偏差注入不同种类扰动信号并设计各自的LMS校正环路。这类方法具有较大的系统开销与缓慢的系统响应。比如，需要设计专门的全速采样保持电路以统一注入增益校正或offset校正扰动信号，使采样保持电路成为了系统瓶颈并消耗大量功耗；需要设计高开销的小数数字延迟电路以修正各通道间延迟偏差。需要一种低开销，高鲁棒的时间交织ADC方案。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种时间交织流水线ADC系统及其时序操作方法，其包括数模转换器结构，扰动校准信号注入结构以及自适应算法原理，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，实现各通道归一化的电容参数校正，并可通过冗余采样通路实现随机采样，使用基于冗余通路的随机采样替代通道延迟校正，利用冗余通路的预设信号正负极性提取各通道的offset偏差用于后台数字校正，利用通道预设扰动注入完成对各通道的增益偏差校正。本专利技术的目的是通过以下技术方案来实现的:一种时间交织流水线ADC系统，它包括N个采样通道、Μ个运算放大器正极性通道输入多选器、Μ个运算放大器负极性通道输入多选器、Μ个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别于两个输出多选器连接，Μ个运算放大器输出通过输出多选器器重新整合为单路信号，所述的Ν个采样通道中有i个为正极性连接有j个为负极性连接，i+j=N，其中N多4，M多3。所述的采样通道包括电容、并行ADC、DAC和开关，输入信号VINP通过开关Ssp 接入并行ADC的正输入端，输入信号VINN通过开关Ssn接入并行ADC的负输入端，并行ADC与DAC连接，DAC的正输出端通过开关Sgp 接入运算放大器正极性通道输入多选器，DAC的负输出端通过开关Sgn接入运算放大器负极性通道输入多选器，并行ADC的正输入端还通过电容Csap 与DAC的正输出端连接，并行ADC的负输入端还通过电容Csan与DAC的负输出端连接，并行ADC的正负输入端之间通过开关Srstp与Srstn 连接。系统中每个采样通道进行固定的物理倒向连接，通过采样通道的随机操作形成随机倒向的offset校正信号。所述的每个运算放大器的通路具有一对反馈电容Cfp/Cfn，以及一对复位开关Srst_op ，复位开关在每个运放通路在每Μ个周期放大新信号时进行短脉冲复位。一种时间交织流水线ADC系统的时序操作方法，时间交织流水线ADC系统中每一个通道都有机会被当前采样周期选择而激活，进入采样、信号相减与信号放大三个连续流水工作状态，其中采样状态占用1个系统周期、信号相减占用1个系统周期、信号放大占用2个或2个以上的系统周期，为实现系统连续工作，当信号放大需要Μ个周期完成时，所述系统将至少需要Μ个运算放大器与Μ+2个采样通道，系统时序操作分为Μ+2个操作相位，某一采样通道被选通后需从第3个系统时钟周期开始通过运放输入选择器接通位于空闲状态的运算放大器，在每Μ+3个周期，系统随机选择目前处于空闲的通道插入连续采样；处于采样状态的通道，Ssp Ssn 闭合，Srstp 与 Srstn 断开，Sgp 与 Sgn 断开，采样后该通道进入信号相减状态与信号放大状态两个流水状态；信号相减状态Ssp ，Ssn 断开、Srstp 与 Srstn 闭合、Sgp 与 Sgn 断开，并行 ADC 输出粗进度数字判决，同时结合当前随机生成的增益校正扰动信号，控制DAC向该通道中抽取或注入电荷，形成信号相减；信号相减状态结束后，Srst_op~Srst_op以短脉冲将运算放大器复位，之后Sgp ，Sgn 闭合，其他开关维持上一状态，同时通道多选器Ιηη_Mux, Inp_Mux选择通道η连接入Μ个运算放大器中的第m个，并同时选择输出多选器0utp_Mux, 0utn_Mux选择对应的第m个运放输出到下一级。由于采样通道信号极性不一致且与通道物理耦合，相对于每个运算放大器采样通道而言，随机选择采样通道顺序在连续时间上等同于为每个运算放大器通道注入了值为随机±1的扰动增益信号Cm。在每通道被选通进入采样后，各通道通过DAC注入增益校正用扰动噪声信号Dgm ο一种时间交织流水线ADC系统的矫正方法，它包括各运算放大器通道相关的增益矫正LMS自适应算法与offset归零的自适应算法；LMS自适应算法进行偏差校正公式为:Gm =Gm -)^Dgm *Cm (Dgm *Cm *Gm -VRm)VS0m= (VRm - Gm*Cm) *(A/Gm) 其中，μ为LMS算法系统收敛步进参数，Gm为算法预估实际通道增益，Dgm为运算放大器通道m的增益注入校正信号，Cm为运算放大器通道m的±1随机导向offset校正信号，A为系统预设各通道统一参考增益值，VRm为算法输入未校正信号，VSOm为增益校正后输出信号， 矫正完成后，各通道增益统一想向增益A收敛至误差最小； 在增益校正后，VSOm同时也满足:VSOm = Vin(t)*Cm+V0Sm 其中VOSm为运算放大器固定offset偏差，Vin(t)为系统输入信号，由于Cm经过采样通道随机后呈现随机土 1特性，对VSOm求平均得到VOSm值，各通道提取出VOSm值后各自将其补偿为零，以此消除通道间offset误差； 补偿后，各通道使用各自Cm序列计算出输出数据，祛除通道随机导向信号，数据输出公式如为:Data_0utm =Cm*{VS0m - average(VSOm )} 将Μ个运算放大器通道的Data_0utm进行时序组合后，所述系统将最终得到经过采样随机化、增益校正与offset校正后的连续采样数据值。本专利技术的有益效果是:本专利技术提供了一种时间交织流水线ADC系统及其时序操作方法，其包括数模转换器结构，扰动校准信号注入结构以及自适应算法原理，模数转换器系统结构可在较低的系统开销下，实现扰动信号的注入，实现各通道归一化的电容参数校正。1.使用冗余采样通道实现采样随机化，使通道延迟偏差降低至噪声底，对比传统的延迟校正方法节约了大量功耗与面积开销； 2.使用非固定正负信号极性通路，并结合随机化采样通道选择，节省了传统运放offset校正电路中的动态反向电路，降低了时序要求； 3.使本文档来自技高网...
【技术保护点】
一种时间交织流水线ADC系统，其特征在于：它包括N个采样通道、M个运算放大器正极性通道输入多选器、M个运算放大器负极性通道输入多选器、M个运算放大器和两个输出多选器，每个采样通道的输入并行与输入信号连接，每个采样通道的输出分别接入运算放大器正极性通道输入多选器和运算放大器负极性通道输入多选器，运算放大器正极性通道输入多选器的输出与运算放大器正输入端连接，运算放大器负极性通道输入多选器的输出与运算放大器负输入端连接，运算放大器的输出分别于两个输出多选器连接，M个运算放大器输出通过输出多选器器重新整合为单路信号，所述的N个采样通道中有i个为正极性连接有j个为负极性连接，i+j=N，其中N≥4，M≥3。
【技术特征摘要】
【专利技术属性】
技术研发人员：马骁，蒋奇，辜波，
申请(专利权)人：成都博思微科技有限公司，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。