一种大面积平行堆栈式封装结构和封装方法技术

本发明专利技术公开了一种大面积平行堆栈式封装结构和封装方法，包括基板、划线槽、外封盖、多个待封芯片和/或元器件，其中：所述基板，用以承载待封芯片和/或元器件；所述多个待封芯片和/或元器件，以平行方式依次堆栈在所述基板上，并与所述基板电性连接；所述划线槽，形成于基板的划槽区域上；所述外封盖，通过所述划线槽套设在所述基板上。本发明专利技术可以有效提高产品封装的良率，总体降低产品的成本，且制备方法工艺简单，效果显著，且兼容于一般的半导体工艺，适用于工业生产。

【技术实现步骤摘要】

本专利技术属于半导体封装
，尤其是涉及。
技术介绍
目前半导体制造行业，封装的结构和方式多种多样，但是总体的趋势是产品的小型化，以及产品功能的多样化。封装的分类方式有多种:如果按照封装的材料来分，可以分为塑料封装、陶瓷封装以及金属封装；如果按照和PCB板连接的方式来分，可以分为通孔式封装(Plating ThroughHole，简称 PTH)和表面贴装式封装(Surface Mount Technology，简称 SMT)；如果按照封装的外形来分，可以分为四方无引脚扁平封装(Quad Flat No-leadPackage，简称QFN)、四方引脚扁平式封装(Quad Flat Package，简称QFT)、小夕卜形1C封装(Small Outline Integrated Circuit Package，简称 S0IC)、薄小外形封装(Thin ShrinkSmall Outline Package，简称 TSS0P)、球棚.阵列式封装(Ball Grid Array，简称 BGA)和芯片尺寸级封装(Chip Size Package，简称CSP)。封装的方式也从传统的平面式封装发展到现在的3D式封装，为了使得产品能够大规模的生产，封装厂通常会采用晶圆级的封装。现有技术中存在诸多不足:首先，比如在半导体镜头和模组的封装中，使用晶圆级的堆叠封装可以快速大规模的生产。但对于这样的生产，晶圆堆栈的偏差是非常关键和重要的瓶颈，它直接关系到产品的良率和最终的产出。而堆栈的精准度往往要求1-2微米，对于多层堆叠的封装，这样的误差会累积，使得最终合格的产品非常少。为了提高产品对位的精准度，往往需要投入大量的资金购置昂贵的机台，以提尚广品的良率。其次，产品的良率很难把握。在多层堆叠时，中间产品的良率不可控制，往往需要到所有工艺流程做完，才能检测产品的性能。中间任何一步工艺如果发生较大的偏差，都会导致整片晶圆的所有产品报废。最后，产品的封装费用在产品整体的成本中占非常大的比例，以上这样的晶圆封装方式使得产品稳定性差，工艺和设备要求高，但最终的产品良率低，总体生产成本高。这就需要开发更高效的封装方式或封装结构，提高总体的封装良率。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种大面积平行堆栈式的封装结构和工艺，将切割并测试完成的芯片封装在晶圆或者基板上，通过大面积平行堆栈的方式完成结构封装，在完成单层或者多层堆栈后进行切割，分离之后获得单个产品，以此提供了一种工艺简单、可控性良好且可靠性高的封装结构和工艺。为了达到上述专利技术目的，解决其技术问题所采用的技术方案如下:本专利技术公开了一种大面积平行堆栈式封装结构，包括基板、划线槽、外封盖、多个待封芯片和/或元器件，其中:所述基板，用以承载待封芯片和/或元器件；所述多个待封芯片和/或元器件，以平行方式依次堆栈在所述基板上，并与所述基板电性连接；所述划线槽，形成于基板的划槽区域上；所述外封盖，通过所述划线槽套设在所述基板上。优选实施例中，所述划线槽的深度为所述基板整体厚度的1/4-1/2。优选实施例中，所述划线槽的深度为所述基板整体厚度的1/3。 优选实施例中，所述待封芯片表面点施光学胶体并固化在所述基板上。优选实施例中，所述平行堆栈的封装结构为两层堆栈或多层堆栈。优选实施例中，还包括预留孔位和外固件，所述预留孔位设置于所述基板上，通过所述外固件将两层堆栈或多层堆栈的封装结构与所述基板固定。优选实施例中，所述预留孔位设置于所述基板的四个角上。优选实施例中，还包括一发光源，所述发光源采用特殊波长，所述基板采用各种阻所述特殊波长的材料制成。优选实施例中，所述发光源为红外线，所述基板采用各种阻红外的材料制成。本专利技术另外公开了一种大面积平行堆栈式封装方法，至少包括以下步骤:步骤1:提供一预制好图样的基板，制备需要封装的元器件和/或待封芯片的整片晶圆;步骤2:将整片晶圆进行测试，并得到整片晶圆性能检测的图谱，选取性能良好的芯片；步骤3:测试完成之后，将整片晶圆减薄到所需要的厚度并切割成相互独立的芯片；步骤4:将待封芯片放置在所对应的区间，并使用黏结物将待封芯片与基板粘接；步骤5:将元器件放置在基板预设位置，并使用黏结物将元器件与基板粘接；步骤6:将待封芯片和/或元器件的电极与基板上对应的电极相连，完成电路连接;步骤7:以平行堆栈的方式将待封芯片和/或元器件与基板连接起来，并通过固化方式将待封芯片和/或元器件固定在所述基板上，完成整体封装；步骤8:将平行堆栈的封装结构进行切割，分割成所需要的产品。优选实施例中，步骤4和步骤5中所述黏结物为薄膜胶带和/或粘结胶体。优选实施例中，步骤6中所述待封芯片和/或元器件与所述基板的电路连接是通过金线、锡球、导电薄膜或贴片中任意一种方式完成电路连接。优选实施例中，步骤7中在所述基板完成整体封装前，在基板的划槽区域上形成一划线槽，所述划线槽的深度为所述基板整体厚度的1/4-1/2，涂覆所述黏结物之后将所述待封芯片和/或元器件整体盖上。优选实施例中，所述划线槽的深度为所述基板整体厚度的1/3。优选实施例中，步骤7中所述待封芯片表面点施光学胶体并固化在所述基板上。优选实施例中，步骤7中所述固化方式是热固化或者紫外固化。优选实施例中，步骤8中所述平行堆栈的封装结构为两层堆栈或多层堆栈。优选实施例中，在所述基板上预留孔位，通过外固件的方式将两层堆栈或多层堆栈的封装结构与所述基板固定。优选实施例中，所述预留孔位在所述基板的四个角上。本专利技术由于采用以上技术方案，使之与现有技术相比，具有以下的优点和积极效果:1.本专利技术封装结构中的元器件在封装前完成测试和检查，可以确保封装的元器件的品质，同时可以避免和减少常规晶圆封装方法直到最后的步骤才能检测出产品的品质，有效提尚大批量生广良品的广出；2.使用大面积堆栈方式封装可以有效提高封装的总体效率，可以快速大批量的封装器件，在降低封装的总体成本的同时而且可达到较高的精度；3.采用本专利技术制备的封装结构具有很高的可控性和可靠性，不仅可以有效的管控单颗产品的品质，也可以使总体封装达到很高的精度；4.本专利技术制备方法工艺简单，效果显著，且兼容于一般的半导体工艺，适用于工业生产。【附图说明】结合附图，通过下文的述详细说明，可更清楚地理解本专利技术的上述及其他特征和优点，其中:图1显示为本专利技术一种大面积平行堆栈式封装结构中所呈现的基板的俯视图；图2显示为本专利技术一种大面积平行堆栈式封装结构中所呈现的基板的侧视图；图3显示为本专利技术一种大面积平行堆栈式封装方法的步骤1中需要封装的整片晶圆结构不意图；图4显示为本专利技术一种大面积平行堆栈式封装方法的步骤2中晶圆切割后的单片芯片并且通过性能测试后的结构示意图；图5显示为本专利技术一种大面当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种大面积平行堆栈式封装结构，其特征在于，包括基板、划线槽、外封盖、多个待封芯片和/或元器件，其中：所述基板，用以承载待封芯片和/或元器件；所述多个待封芯片和/或元器件，以平行方式依次堆栈在所述基板上，并与所述基板电性连接；所述划线槽，形成于基板的划槽区域上；所述外封盖，通过所述划线槽套设在所述基板上。

【技术特征摘要】

【专利技术属性】
技术研发人员：颜莉华，
申请(专利权)人：上海源模微电子有限公司，
类型：发明
国别省市：上海;31