本发明专利技术涉及一种BISS C协议数据采集及显示装置，包括：编码器数据接收及显示板，电源和显示屏；所述电源能够对编码器数据接收及显示板进行供电；所述显示屏用于对编码器数据接收及显示板输出的数据进行显示；所述编码器数据接收及显示板包括：DSP和FPGA，外部FLASH，接口芯片，通讯芯片等。本发明专利技术采用“DSP+FPGA”的硬件组合方式，与BISS C模式数据的绝对式编码器进行数据交换，FPGA实现整体逻辑和时序的控制并配置DSP的各个中断，DSP实现数据的交换与处理，使得逻辑单元分工明确，而且简化了控制程序，提高了数据交换的速度和精确度。
【技术实现步骤摘要】
本专利技术涉及数据传输协议
，特别涉及一种BISS C协议数据采集及显示装置。
技术介绍
BISS C是一种特殊的数据传输协议，是一种绝对式编码器与外部系统进行数据交换的数据格式。BISS C模式是一种用于编码器采集位置数据的快速同步串行接口，它是一种主-从接口。主接口控制位置获取时序和数据传输速度，而编码器为从接口，接口之间由两对单向差分线耦连接。基于BISS C模式的编码器采集及显示系统称为主接口，某型号绝对式编码器为从接口。主-从接口交换的两对数据分别称为MA和SLO，MA将位置采集请求和时序信息从主接口传输到编码器MA是从主接口传输至编码器的位置采集请求和时序信息；SL0将位置数据从编码器传输到与MA同步的主接口 SL0是从编码器传输至主接口的与MA同步的位置数据信息。传输数据格式如图1所示。BISS C模式典型的请求循环进程为:当空闲时，主接口使MA线保持高电平；编码器通过使SL0线保持高电平显示它已准备就绪；主接口通过开始在MA上传输时钟脉冲来请求位置采集；编码器通过将MA的第二上升沿的SL0线设为低电平做出响应；完成Ack周期后，编码器将数据传输到与时钟同步的主接口，如图1中所示；当所有数据都传送完毕，主接口停下时钟，将MA线设为高电平；如果编码器尚未准备进行下一个请求周期，它会将SL0线设为低电平即进入超时周期；当编码器准备进行下一请求周期时，它通过将SL0线设为高电平的方式提示主接口其准备完毕。图1中SL0数据段中ACK是编码器读数头计算绝对位置的时间段。Start和“0”位为数据传输的起始标志，每个数据为时钟对应的1位数据，起始Start位始终为高电平，“0”位始终为低电平。位置数据为26或32位的二进制格式绝对位置数据，对于圆光栅编码器，每转正好有2n个脉冲，之后脉冲数溢出绕回到0点位置。Error为误差位，低电平有效，“1”表示结果正确，“0”表示内部检测失败。Warn为警告位，低电平有效，“0”表示应对光栅尺或读数窗口进行清洁。CRC为6位位置数据校验位，位置、错误及警告数据的CRC多项式为:x6+x1+x°，起始位和0位从CRC计算中忽略。Timeout为超时信息。另外主接口可以通过停止时钟或将MA设置为高电平的方式，在请求循环过程中随时重置光栅编码器。目前存在的技术大部分是直接采用FPGA或DSP对BISSC数据进行接收，并不对其处理和显示；还没有如何对编码器进行置位的方法，另外也没有对采集到的编码器数据进行校验的分析过程。
技术实现思路
本专利技术要解决现有技术中的技术问题，提供一种BISS C协议数据采集及显示装置。为了解决上述技术问题，本专利技术的技术方案具体如下:—种BISS C协议数据采集及显示装置，包括:编码器数据接收及显示板，电源和显示屏；所述电源能够对编码器数据接收及显示板进行供电；所述显示屏用于对编码器数据接收及显示板输出的数据进行显示；所述编码器数据接收及显示板包括:DSP和FPGA，外部存储FLASH，接口芯片，时钟芯片，通讯芯片，电源芯片；DSP通过其GP10与FPGA进行双向通讯，负责对编码器输出数据进行计算和处理，按照需要的数据格式向串行通讯芯片发送数据；FPGA通过与DSP的双向数据交换，向编码器提供位置采集请求和时序信息MA，将编码器以BISS协议输出的位置采集数据SL0提供给DSP，同时FPGA进行时序及逻辑控制，根据时序需要进行串口芯片的读写控制，提供外围芯片的复位控制信号。在上述技术方案中，所述DSP包括:方位编码器，俯仰编码器，液晶屏控制及数据输出显示模块，外部FLASH控制及编程模块，以及外部烧写程序配置模块。在上述技术方案中，所述DSP能够:首先进行初始化，接着主程序开始，DSP按照中断最快以40 μ s为周期进行数据交换和处理，通过GP10发送位置采集请求ΜΑ，并在ΜΑ高电平期间接收位置采集数据SL0，寄存器存储SL0数据，并根据BISS协议找到一帧数据开始位置并置标志位，接着将接收到的二进制数据进行计算并转换，以“度/分/秒”的形式进行输出，并将“度/分/秒”信息显示在液晶屏的相应位置。在上述技术方案中，所述FPGA包括:GP10与MA/SL0对应逻辑模块，时序及逻辑控制模块，串口芯片读写控制模块，以及整体复位信号控制模块。在上述技术方案中，所述FPGA能够:定义输入输出信号，接着根据外部复位芯片ΜΑΧ706的输出为整个系统提供复位信号，之后FPGA与DSP进行双向的数据交换，最快以40 μ s为周期，将DSP发出的位置采集请求和时序信息MA提供给编码器，将编码器按BISS协议输出的位置采集数据SL0提供给DSP，另外FPGA提供所有外围芯片的逻辑控制信号，并为DSP提供中断信号。在上述技术方案中，所述外围芯片包括:异步串行通讯芯片，外部FLAH芯片、复位芯片。在上述技术方案中，所述编码器为绝对式圆光栅编码器。本专利技术具有以下的有益效果:本专利技术采用“DSP+FPGA”的硬件组合方式，与BISS C模式数据的绝对式编码器进行数据交换，FPGA实现整理逻辑和时序的控制并配置DSP的各个中断，DSP实现数据的交换与处理，采用DSP的GP10向编码器输出位置采集请求和时序控制信号MA，同样采用GP10采集编码器输出的位置数据，这种采用“DSP+FPGA”的组合方式，不仅使得逻辑单元分工明确，而且简化了控制程序，提高了数据交换的速度和精确度。本专利技术在与编码器进行数据交换的同时，增加了显示功能，对接收的位置数据进行处理，之后以“度/分/秒”的格式直观的将位置值显示在液晶显示屏上，可以使操作者直观的读出设备的当前方位值和俯仰值。本专利技术具有置数功能，装置可与主控系统进行通讯，接收其传来的置数命令，在某个固定的位置接收修正值，并将其存在外部FLASH中，将编码器数据数值与修正值相减，可以得到设备的0点位置，以此为基准进行位置读取。本专利技术对编码器的数据接收后，根据BISS C协议的内容，对数据进行了校验，通过校验，可以确定编码器的状态以及数据的正确与否，提高了数据采集的正确率和稳定性，同时可以及时发现编码器的问题，并尽快的解决，减少数据接收的错误率。本专利技术的BISS C协议数据采集及显示装置已在工程实践中得到应用，数据采集稳定、显示直观。实践证明:基于BISS C模式的编码器数据采集及显示系统可以正确的与编码器进行数据交换，并实时显示目标的方位值和俯仰值，工作稳定，具有较强的工程实践意义。【附图说明】下面结合附图和【具体实施方式】对本专利技术作进一步详细说明。图1为BISS C模式数据格式示意图。图2为BISS C模式圆光栅编码器数据接收显示系统整体结构图。图3为编码器数据接收及显示板硬件结构图。图4为FPGA程序流程不意图。图5为DSP主程序流程示意图。图6为BISS协议数据接收及显示试验结构示意图。图7为SignalTap采集BISS协议数据示意图。图8为液晶屏显不方位、俯仰值不意图。图9为BISS C模式的绝对式编码器数据采集及显示装置示意图。【具体实施方式】下面结合附图对本专利技术做以详细说明。绝对式轴角编码器是目前常用于光电跟踪设备中的测角元件，用于测量跟踪目标的方位值和俯仰值。绝对式轴角编码器采用串行接口与数据接收系统交换数本文档来自技高网...
【技术保护点】
一种BISS C协议数据采集及显示装置，其特征在于，包括：编码器数据接收及显示板，电源和显示屏；所述电源能够对编码器数据接收及显示板进行供电；所述显示屏用于对编码器数据接收及显示板输出的数据进行显示；所述编码器数据接收及显示板包括：DSP和FPGA、外部FLASH、接口芯片、晶振、电源芯片；DSP通过其GPIO与FPGA进行双向通讯，负责对编码器输出数据进行计算和处理，按照需要的数据格式向串行通讯芯片发送数据；FPGA通过与DSP的双向数据交换，向编码器提供位置采集请求和时序信息MA，将编码器以BISS协议输出的位置采集数据SLO提供给DSP，同时FPGA进行时序及逻辑控制，根据时序需要进行串口芯片的读写控制，提供外围芯片的复位控制信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：孙航，韩红霞，曹立华，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：吉林;22
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。