本发明专利技术公开了利用硬件电源管理单元调节时钟信号的应用处理器及装置。所述应用处理器包括：中央处理单元；智能组件；硬件电源管理单元，其配置为基于从中央处理单元输出的第一空闲信号来判定应用处理器是否处于系统空闲中，并输出控制信号作为判定结果；以及时钟信号供应控制电路，其配置为基于控制信号将供应给中央处理单元和各智能组件的输出信号从时钟信号变为振荡时钟信号。所述振荡时钟信号具有比所述时钟信号的频率更低的频率。
【技术实现步骤摘要】
【专利说明】 相关申请的交叉引用 本申请要求于2014年9月2日提交的韩国专利申请No. 10-2014-0115932的优先 权，该申请公开的全部内容以引用方式并入本文中。
符合本专利技术构思的示例性实施例的设备和方法涉及集成电路，并且更具体地，涉 及如下的应用处理器及包括该应用处理器的装置，即，在集成电路处于系统空闲中时，该应 用处理器使用硬件电源管理单元把在该集成电路中使用的时钟信号变为振荡器的时钟信 号。
技术介绍
动态电压和频率缩放（DVFS)是用于对工作频率和工作电压进行动态调节的技 术。电子系统可以使用DVFS来减少不必要的功耗。在最常用的DVFS中，对目标电路的使用 情况周期性地进行检查，并根据检查结果对施加至目标电路的工作频率和电压进行调节， 以减少目标电路的不必要的功耗。 在包括目标电路的电子系统的操作期间，基于对目标电路的使用情况进行检查的 结果来执行DVFS，可以在一定程度上减少电子系统的电流消耗并维持电子系统的性能。然 而，当基于对目标电路的使用情况进行检查的结果来执行DVFS，而同时电子系统处于系统 空闲状态时，DVFS本身反而不利地影响了电子系统的电流消耗。最近，片上系统（SoC)支 持低功耗模式以增加电池的使用时间。当在采用低功耗模式的SoC中周期性地唤醒中央处 理单元（CPU)以执行DVFS时，CPU的功耗占据了SoC全部功耗的极大部分。
技术实现思路
本专利技术构思的示例性实施例提供了一种应用处理器以及包括该应用处理器的装 置，当集成电路处于系统空闲中时，所述应用处理器通过使用硬件电源管理单元来提供振 荡器的时钟信号，而不是在该集成电路中使用的时钟信号。 根据本专利技术构思的部分示例性实施例，提供一种应用处理器，所述应用处理器可 包括：中央处理单元（CPU);智能组件（IP);硬件电源管理单元（PMU)，其配置为基于从CPU 输出的第一空闲信号来判定应用处理器是否处于系统空闲中，并输出控制信号作为判定结 果；以及时钟信号供应控制电路，其配置为基于控制信号将提供给CPU和各IP的输出信号 从时钟信号变为振荡时钟信号。所述振荡时钟信号具有比所述时钟信号的频率更低的频 率。 各IP中的每一个可将第二空闲信号传输至硬件PMU，并且硬件PMU配置为基于第 一空闲信号和第二空闲信号来输出控制信号。 CPU可以对CPU和各IP中的每一个是否处于空闲状态进行检测，并可将第一空闲 信号传输至硬件电源管理单元。 可以利用CPU在硬件PMU中包括的寄存器中设置检测信息，并且硬件PMU可以基 于设置在所述寄存器中的第一空闲信号来输出控制信号。第一空闲信号可表示各IP中的 每一个是否已被电源选通。 根据本专利技术构思的其他示例性实施例，提供一种片上系统（SoC)，其包括：包括 CHJ在内的至少一个第一类型IP;至少一个第二类型IP;硬件PMU，其配置为基于第一类型 IP的工作状态来判定SoC是否处于系统空闲中，并产生控制信号作为判定结果；以及时钟 信号供应控制电路，其配置为基于所述控制信号将提供给所述至少一个第一类型IP的输 出信号从第一时钟信号变为振荡时钟信号。振荡时钟信号可以具有比第一时钟信号的频率 更低的频率。 所述至少一个第一类型IP可包括多个第一类型IP。第一类型IP中的每一个可将 空闲信号传输至硬件电源管理单元。所述硬件电源管理单元可以基于来自第一类型IP中 的每一个的空闲信号来判定第一类型IP的工作状态，并可以输出控制信号作为对工作状 态进行判定的结果。 所述片上系统还可包括独占线，所述独占线配置为将空闲信号从第一类型IP中 的每一个传输至硬件电源管理单元。 CPU可以对自身的工作状态以及其他第一类型IP中的每一个的工作状态进行检 测，并将检测信息传输至硬件电源管理单元。所述硬件电源管理单元可以基于所述检测信 息来判定第一类型IP的工作状态，并输出控制信号作为对工作状态进行判定的结果。 可以利用CPU在硬件电源管理单元中包括的寄存器中设置检测信息。所述硬件电 源管理单元可以基于设置在所述寄存器中的检测信息来输出控制信号。 除CPU之外的第一类型IP中的每一个的工作状态可表示第一类型IP中的每一个 是否已被电源选通。所述硬件电源管理单元可以基于来自CPU的空闲信号以及第一类型IP 中的每一个是否已被电源选通来输出控制信号。 时钟信号供应控制电路可以包括配置为产生振荡时钟信号的振荡器以及配置为 产生第一时钟信号的时钟信号发生器。所述时钟信号供应控制电路可以在将所述振荡时钟 信号施加至所述至少一个第一类型IP之后关闭所述时钟信号发生器。 时钟信号供应控制电路还可包括多个选择器。所述选择器中的一个可以响应于从 硬件电源管理单元输出的各个选择信号中的一个将第一时钟信号和振荡时钟信号中的一 个施加至所述至少一个第一类型IP中的一个。 硬件电源管理单元可以响应于中断信号启动已被关闭的时钟信号发生器，并且可 以将第一时钟信号施加至所述至少一个第一类型IP。 硬件电源管理单元可以响应于控制信号使被施加至第二类型IP的第二时钟信号 保持不变。振荡时钟信号的频率可以低于第二时钟信号的频率。 根据本专利技术构思的另一些示例性实施例，提供一种移动装置，该移动装置可包括 含有上述应用处理器的SoC、连接至SoC的存储器以及连接至SoC的显示器。所述应用处 理器可包括配置为对所述存储器的操作进行控制的存储器控制器以及配置为对所述显示 器的操作进行控制的显示器控制器。显示器控制器可以通过显示串行接口与显示器进行通 {目。 根据本专利技术构思的另一些示例性实施例，提供一种集成电路，该集成电路可包括 CPU、智能组件（IP)、配置为对CPU和IP中的至少CPU的工作状态进行判定的电源管理器、 以及时钟信号供应控制电路，时钟信号供应控制电路配置为基于判定将时钟信号或振荡时 钟信号提供给CPU和IP中的每一个。这里，电源管理器可以对CPU的工作状态进行判定而 没有对IP的工作状态进行判定，并且时钟信号供应控制电路可以响应于CPU处于空闲状态 的判定结果，向CPU提供振荡时钟信号。此外，时钟信号供应控制电路可以响应于CPU处于 空闲状态的判定结果，向CPU提供振荡时钟信号，并且无论是何种判定结果，都向IP提供时 钟信号。【附图说明】 通过参照附图详细描述本专利技术构思的示例性实施例，本专利技术构思的以上和其他方 面将变得更加清楚，其中： 图1是根据本专利技术构思的部分示例性实施例的移动装置的示意性框图； 图2是根据本专利技术构思的示例性实施例的集成电路的框图； 图3是根据本专利技术构思的示例性实施例的时钟信号发生器的示图； 图4是根据本专利技术构思的另一示例性实施例的时钟信号发生器的示图； 图5是根据本专利技术构思的示例性实施例的电源管理单元（PMU)的框图； 图6是根据本专利技术构思的另一示例性实施例的集成电路的框图； 图7是根据本专利技术构思的另一示例性实施例的PMU的框图； 图8是根据本专利技术构思的部分示例性实施例的集成电路的操作的流程图； 图9是根据本专利技术构思的其他示例性实施例的集成电路的操作的流程图；以及 图10是根据本专利技术构思的其他示例性实施例的集成电路的操作的流程图。【具体实施方式】 下面将参照示出了本专利技术构思的示例性实施例的附图更加全面地描本文档来自技高网...
【技术保护点】
一种应用处理器，包括：中央处理单元；多个智能组件；硬件电源管理单元，其配置为基于从所述中央处理单元输出的第一空闲信号来判定所述应用处理器是否处于系统空闲中，并输出控制信号作为判定结果；以及时钟信号供应控制电路，其配置为基于所述控制信号，将提供给所述中央处理单元和所述智能组件的输出信号从时钟信号变为振荡时钟信号，其中，所述振荡时钟信号具有比所述时钟信号的频率更低的频率。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：金荣德，吉勒·迪博，朴镇杓，徐承哲，李宰坤，朱相昱，许祯训，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。