【技术实现步骤摘要】
【国外来华专利技术】
本公开的实施例通常涉及集成电路领域，并更特别地，涉及集成电路(IC)封装组件中的至嵌入式硅芯片的无凸起接口以及制造包括这种接口的封装组件的方法。
技术介绍
新兴的封装组件可包括嵌入式管芯，例如处理器和存储器芯片。为了访问这些嵌入式管芯，封装组件必须包含导电路径来在电学上将封装级互连件(例如焊锡球)耦合至芯片接触。用来制造管芯与周围的封装之间的接口的现有技术可能需要若干工艺步骤，每个步骤都会造成组件的成本上升和生产的复杂性。减少所需要的步骤的数量可以简化工艺和减少完成的封装组件的生产成本。附图说明通过下述结合附图的详细的描述，将会更容易理解这些实施例。为了便于此描述，相似的参考数字指代相似的结构元件。通过示例而非限制的方式，在附图的图片中示出了这些实施例。图1A-E示意地图解了根据一些实施例的在制造的各种阶段过程中封装衬底的横截面侧视图。图2A-H示意地图解了根据一些实施例的在制造的各种阶段过程中封装衬底的横截面侧视图。图3示意地图解了根据一些实施例的封装组件的横截面侧视图。图4示意地图解了根据一些实施例的在安装之前的管芯的横截面侧视图。图5示意地图解了根据一些实施例的制造IC封装组件的方法的流程图。图6示意地图解了根据一些实施例的包括有本文中描述的IC封装组件或者封装衬底的计算装置。具体实施方式本公开的实施例描述集成电路(IC)封装组...
【技术保护点】
一种制造封装组件的方法，所述方法包括：形成介电材料的环绕部分，所述环绕部分在所述介电材料中定义空腔；在所述空腔中放置至少一个管芯，所述管芯包括接触；在所述管芯上和所述环绕部分上沉积介电材料；刻蚀所述介电材料来暴露出所述接触；以及在所述接触上沉积导电材料。
【技术特征摘要】
【国外来华专利技术】1.一种制造封装组件的方法，所述方法包括：
形成介电材料的环绕部分，所述环绕部分在所述介电材料中定义空腔；
在所述空腔中放置至少一个管芯，所述管芯包括接触；
在所述管芯上和所述环绕部分上沉积介电材料；
刻蚀所述介电材料来暴露出所述接触；以及
在所述接触上沉积导电材料。
2.如权利要求1所述的方法，其特征在于：
形成所述环绕部分的所述步骤包括形成穿过所述环绕部分的导电路径。
3.如权利要求2所述的方法，其特征在于：
形成所述导电路径的所述步骤包括形成重分布层。
4.如权利要求1所述的方法，其特征在于：
形成所述环绕部分的所述步骤是通过层合来执行的。
5.如权利要求1所述的方法，其特征在于：
沉积所述介电材料的所述步骤是通过层合来执行的。
6.如权利要求1所述的方法，其特征在于：
沉积所述介电材料的所述步骤基本填充了所述空腔的位于所述管芯与所
述介电材料的所述环绕部分之间的的多个部分。
7.如权利要求1所述的方法，其特征在于：
在所述管芯和所述环绕部分上沉积所述介电材料的所述步骤形成均匀的
表面。
8.如权利要求1所述的方法，其特征在于：
放置所述至少一个管芯的所述步骤包括放置具有设置于所述接触上的
钝化层和设置于所述钝化层中的开口的管芯，所述开口用于暴露出所述接
触；
沉积所述介电材料的所述步骤填充所述开口；以及
刻蚀所述介电材料的所述步骤从所述开口移除所述介电材料。
9.如权利要求1-8中任一项所述的方法，其特征在于：
在所述空腔中放置所述至少一个管芯的所述步骤包括在所述空腔中放置
多个管芯。
10.如权利要求9所述的方法，其特征在于：
所述多个管芯中的每一个包括凹陷的暴露的接触。
11.如权利要求1-8中任一项所述的方法，其特征在于：
所述接触是凹陷的暴露的接触。
12.如权利要求4-8中任一项所述的方法，其特征在于：
形成所述环绕部分的所述步骤包括形成穿过所述环绕部分的导电路径。
13.如权利要求2、3或5-8中任一项所述的方法，其特征在于：
形成所述环绕部分的所述步骤是通过层合来执行的。
14.如权利要求2-6或8中任一项所述的方法，其特征在于：
在所述管芯和所述环绕部分上沉积所述介电材料的所述步骤形成均匀的
表面。
15.如权利要求1或4-8中任一项所述的方法，其特征在于：
刻蚀所述介电材料来暴露出所述接触的所述步骤暴露了与穿过所述环绕
\t部分的导电路径电学耦合的至少一个额外的接触。
16.一种封装组件，包括：
管芯，位于由介电材料的环绕部分定义的空腔中，所述管芯具有管芯
接触；
导电路径，穿过...
【专利技术属性】
技术研发人员：W·H·泰赫，J·S·古扎克，R·L·散克曼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。