半导体器件制造技术

本实用新型专利技术提供一种半导体器件，使半导体器件(纵型的功率MOSFET)的特性提高。在将形成有半导体元件的单元区域(CR)包围的周边区域(PER)中设置具有角部的螺旋状的p型柱区域(PC3)。在将形成有半导体元件的单元区域(CR)包围的周边区域(PER)的外延层上形成将单元区域(CR)螺旋状地包围、且具有构成角部的第1侧面和第2侧面的沟槽，在该沟槽埋入外延层。像这样，通过将p型柱区域(PC3)(n型柱区域)螺旋状地配置，而能够避免基于过热点的耐压裕度的降低。另外，由于维持了p型柱区域(PC3)(n型柱区域)的连续性，所以电场朝向外周部被阶段地缓和，耐压得以提高。

【技术实现步骤摘要】

本技术涉及半导体器件及半导体器件的制造方法，例如，能够合适地使用于功率半导体器件及其制造方法中。
技术介绍
在作为功率半导体器件的纵型功率MOSFET中，为了维持耐压并抑制导通电阻，正在研究超结构造的采用。例如，在专利文献1中，公开有在单元区域及周边区域采用超结构造的半导体器件。并且，上述周边区域具有螺旋区域。现有技术文献专利文献专利文献1：美国专利申请公开第2013/0200499号说明书
技术实现思路
本专利技术人从事采用了超结构造的纵型功率MOSFET的研究开发，正锐意研究其性能的提高。在该过程中明确了：为了使采用了超结构造的纵型功率MOSFET的性能提高，关于其构造和制造方法存在进一步改进的余地。其他课题和新特征将从本说明书的记述及附图得以明确。如下，简单地说明本申请公开的实施方式之中具有代表性的方案的概要。本申请所公开的一实施方式所示的半导体器件通过具有角部的螺旋状的凸柱包围形成有半导体元件的单元区域。本申请所公开的一实施方式所示的半导体器件的制造方法具有如下工序：在将形成有半导体元件的单元区域包围的周边区域的第1导电类型的半导体层上，形成螺旋状地包围第1区域的沟槽，该沟槽具有构成角部的第1侧面和第2侧面，在该沟槽中埋入第2导电类型的半导体。技术效果根据本申请所公开的以下所示的代表性实施方式所示的半导体器件，能够使半导体器件的特性提高。根据本申请所公开的以下所示的代表性的实施方式所示的半导体器件的制造方法，能够制造特性良好的半导体器件。附图说明图1是示意性地表示实施方式1的半导体器件(半导体芯片)的构成的俯视图。图2是表示实施方式1的半导体器件的构成的剖视图。图3是表示实施方式1的半导体器件的p型柱区域的构成的俯视图。图4是表示实施方式1的半导体器件的制造工序的剖视图。图5是表示实施方式1的半导体器件的制造工序的剖视图，是接着图4表示制造工序的剖视图。图6是表示实施方式1的半导体器件的制造工序的剖视图，是接着图5表示制造工序的剖视图。图7是表示实施方式1的半导体器件的制造工序的俯视图。图8是表示实施方式1的半导体器件的制造工序的剖视图，是接着图6表示制造工序的剖视图。图9是表示实施方式1的半导体器件的制造工序的剖视图，是接着图8表示制造工序的剖视图。图10是表示实施方式1的半导体器件的制造工序的俯视图。图11是表示实施方式1的半导体器件的制造工序的剖视图，是接着图9表示制造工序的剖视图。图12是表示实施方式1的半导体器件的制造工序的剖视图，是接着图11表示制造工序的剖视图。图13是表示实施方式1的半导体器件的制造工序的俯视图。图14是表示实施方式1的半导体器件的制造工序的剖视图，是接着图12表示制造工序的剖视图。图15是表示实施方式1的半导体器件的制造工序的剖视图，是接着图14表示制造工序的剖视图。图16是表示实施方式1的半导体器件的制造工序的俯视图。图17是表示实施方式1的半导体器件的制造工序的剖视图，是接着图15表示制造工序的剖视图。图18A及图18B是表示比较例1及比较例2的半导体器件的构成的俯视图。图19是表示比较例3的半导体器件的构成的俯视图。图20A及图20B是表示比较例3的半导体器件的构成的俯视图。图21是表示实施方式1的半导体器件及比较例的耐压和浓度的关系的曲线图。图22是示意性地表示周边区域的距中间区域的距离与耐压的关系的曲线图。图23是表示实施方式2的应用例1的半导体器件的构成的俯视图。图24A及图24B是用于说明实施方式2的应用例2的半导体器件的构成的俯视图。图25是表示实施方式2的应用例3的半导体器件的构成的俯视图。图26A是用于说明实施方式2的应用例4的半导体器件的构成的俯视图，图26B是表示实施方式2的应用例4的半导体器件的耐压与浓度的关系的曲线图。图27是用于说明实施方式2的应用例5的半导体器件的构成的俯视图。图28是用于说明实施方式2的应用例6的半导体器件的构成的俯视图。图29是用于说明实施方式2的应用例6的半导体器件的构成的俯视图。图30A及图30B是用于说明实施方式2的应用例6的半导体器件的构成的剖视图。图31是用于说明实施方式2的应用例6的半导体器件的构成的剖视图。附图标记说明1S半导体衬底BC主体接触区域Ca角部Cb点CH沟道区域CR单元区域DC虚设p型柱区域DE漏电极DT1沟槽DT3沟槽EP外延层EPI外延层EPS外延层FFP场板电极(fieldplateelectrode)GE栅电极GOX栅极绝缘膜GPE栅极引出电极GPU栅极引出部IL层间绝缘膜NC1n型柱区域NC3n型柱区域PAS表面保护膜PC1p型柱区域PC3p型柱区域PER周边区域PF1导体膜PR光致抗蚀剂膜S起点SE源电极SPE源极引出电极SPR源极引出区域SR源极区域TR中间区域具体实施方式在以下的实施方式中，为了方便，在有需要时，分成多个章节或实施方式进行说明，除了特别明示的情况，它们彼此并不是没有关系的，存在一方是另一方的一部分或者全部的变形例、应用例、详细说明、补充说明等的关系。另外，在以下的实施方式中，言及要素的数等(包含个数、数值、量、范围等)的情况，除了特别明示的情况及原理上明确限定为特定数的情况等，也可以不限定于该特定数，既可以是特定数以上也可以是以下。而且，在以下的实施方式中，其构成要素(也包含要素步骤等)除了特别明示的情况及原理上被认为是明确必须的情况等，并不一定是必须的。相同地，在以下的实施方式中，言及构成要素等的形状、位置关系等时，除了特别明示的情况及原理上认为明显不是这样的情况等，也包含实际上与该形状等近似或者类似等的情况。这种情况，对于上述数等(包含个数、数值、量、范围等)也是相同的。以下，基于附图详细说明实施方式。此外，在用于说明实施方式的所有图中，对具有相同功能的部件标注相同或者相关的附图标记，省略其重复的说明。另外，在存在多个类似的部件(部位)的情况下，存在对总称的附图标记追加记号而表示个别或者特定的部位的情况。另外，在以下的实施方式中，除了特别需要时以外，原则上不重复进行同一或相同的部分的说明。另外，在实施方式中使用的附图中，存在即使是剖视图，为了容易观察附图而省略阴影线的情况。另外，还存在即使是俯视图，为了容易观察附图而标注阴影线的情况。另外，在剖视图及俯视图中，各部位的大小与实际器件不对应，为了使附图易于理解，存在相对大地显示特定部位的情本文档来自技高网...

【技术保护点】
一种半导体器件，具有：半导体层，其具有第1区域和包围所述第1区域的第2区域；形成于所述第1区域的所述半导体层中的多个第1凸柱和多个第2凸柱，所述第1凸柱为第1导电类型，所述第2凸柱为导电类型与所述第1导电类型相反的第2导电类型；半导体元件，其形成于所述第1区域的所述半导体层的上方；以及形成于所述第2区域的所述半导体层中的第3凸柱及第4凸柱，所述第3凸柱为所述第1导电类型，所述第4凸柱为所述第2导电类型，所述第1凸柱与所述第2凸柱交替地配置，所述第3凸柱配置为螺旋状地包围所述第1区域，所述第4凸柱配置于螺旋状的所述第3凸柱之间，且配置为螺旋状地包围所述第1区域，所述第1凸柱配置于形成于所述半导体层中的第1沟槽中，所述第3凸柱配置于形成于所述半导体层中的第2沟槽中，所述螺旋状的第3凸柱的第1周具有角部，构成角部的第1侧面及第2侧面与面(100)或者面(110)对应。

【技术特征摘要】
2014.08.13 JP 2014-1649511.一种半导体器件，具有：
半导体层，其具有第1区域和包围所述第1区域的第2区域；
形成于所述第1区域的所述半导体层中的多个第1凸柱和多个第
2凸柱，所述第1凸柱为第1导电类型，所述第2凸柱为导电类型与所
述第1导电类型相反的第2导电类型；
半导体元件，其形成于所述第1区域的所述半导体层的上方；以
及
形成于所述第2区域的所述半导体层中的第3凸柱及第4凸柱，所
述第3凸柱为所述第1导电类型，所述第4凸柱为所述第2导电类型，
所述第1凸柱与所述第2凸柱交替地配置，
所述第3凸柱配置为螺旋状地包围所述第1区域，
所述第4凸柱配置于螺旋状的所述第3凸柱之间，且配置为螺旋
状地包围所述第1区域，
所述第1凸柱配置于形成于所述半导体层中的第1沟槽中，
所述第3凸柱配置于形成于所述半导体层中的第2沟槽中，
所述螺旋状的第3凸柱的第1周具有角部，构成角部的第1侧面及
第2侧面与面(100)或者面(110)对应。
2.根据权利要求1所述的半导体器件，其中，
所述第3凸柱及所述第4凸柱在俯视下将矩形形状的所述第1区
域以螺旋状的方式至少包围2周以上而成矩形形状，
第1周沿所述矩形形状的所述第1区域的各边配置，
第2周沿所述第1周的各边配置。
3.根据权利要求2所述的半导体器件，其中，
所述第3凸柱的起点配置于所述矩形形状的所述第1区域的角
部。
4.根据权利要求2所述的半导体器件，其中，
所述第3凸柱的起点配置于所述矩形形状的第1边的中途的位

\t置。
5.根据权利要求4所述的半导体器件，其中，
具有位于从所述矩形形状的所述第1区域的角部至所述第3凸柱
的起点之间的第5凸柱。
6.根据权利要求1所述的半导体器件，其中，
所述第3凸柱及所述第4凸柱在俯视下将矩形形状的所述第1区
域以螺旋状的方式至少包围3周以上而成矩形...

【专利技术属性】
技术研发人员：安孙子雄哉，市村昭雄，五十岚俊昭，白井康裕，
申请(专利权)人：瑞萨电子株式会社，
类型：新型
国别省市：日本;JP