高电压金属氧化物半导体晶体管设备制造技术

本发明专利技术实施例提供了一种高电压金属氧化物半导体晶体管设备，包括：半导体基底；栅极，覆盖在所述半导体基底的上面；所述栅极的相对的第一侧壁和第二侧壁上的侧壁间隔物；漏极结构，位于所述半导体基底中；第一离子井，位于所述半导体基底中，并且与所述栅极部分重叠；源极结构以及沟道区域。其中，所述源极结构包括：第二离子井；所述第二离子井位于所述第一离子井中，并且延伸至所述栅极下方，以与所述栅极部分重叠；其中，所述第一离子井和所述第二离子井具有相同的导电类型和不同的掺杂浓度；其中，所述沟道区域由所述第一离子井和所述栅极之间的重叠区域和所述第二离子井和所述栅极之间的重叠区域组成。本发明专利技术实施例，可以提高截止频率。

【技术实现步骤摘要】

本专利技术涉及功率半导体晶体管设备
，尤其涉及一种提高了截止频率(Ft)的高电压金属氧化物半导体(high-voltage metal-oxi de-semi conductor, HVMOS)晶体管设备。
技术介绍
集成在硅基底上的高效功率半导体晶体管在诸如便携式设备(如移动电话)等中广泛使用，其中该高效功率半导体晶体管可以是用于射频功率应用的漏极延伸(drain-extens1n)型 M0S。—般地，HVM0S设备具有有限的截止频率。但是，有一些应用需要高的截止频率，例如通信中的应用，特别是无线设备中的应用。为了最大化截止频率Ft，需要最小化有效的栅沟道长度(Lgi(3ff)。众所周知，M0S晶体管的阈值电压(Vt)随着Lg，eff的减小而下降。当V ,下降过多时，关态(off-state)泄漏电流(Irff)变得过大，并且沟道长度不可接受。随着沟道长度的下降，Vt衰减(roll-off)现象变得更加明显。现有HVM0S设备使用井或多晶来做光对准(photo alignment)，以控制设备的沟道长度。但是，这需要忍受差的工艺控制和更糟的1衰减，从而限制最小的Lg，rff大约为0.6 μ m (微米)，从而不能获得更高的截止频率。
技术实现思路
有鉴于此，本专利技术实施例提供了一种高电压金属氧化物半导体晶体管设备，具有提高了的截止频率(Ft)。本专利技术实施例提供了一种高电压金属氧化物半导体晶体管设备，包括:半导体基底；栅极，覆盖在所述半导体基底的上面；侧壁间隔物，位于所述栅极的相对的第一侧壁和第二侧壁上；漏极结构，位于所述半导体基底中；第一离子井，位于所述半导体基底中，并且与所述栅极部分重叠；源极结构，位于所述半导体基底中，并且远离所述漏极结构；以及沟道区域；其中，所述源极结构包括:第二离子井，位于所述第一离子井中并延伸至所述栅极下方以与所述栅极部分重叠；所述第一离子井和所述第二离子井具有相同的导电类型和不同的掺杂浓度；其中，所述沟道区域由所述第一离子井和所述栅极之间的重叠区域和所述第二离子井和所述栅极之间的重叠区域组成。其中，所述半导体基底、第一离子井、第二离子井均具有第一导电类型。其中，所述源极结构还包括:源极接触区域，位于所述第二离子井中，且具有第二导电类型；以及轻掺杂漏极区域，位于所述第二离子井中，同时位于所述第一侧壁上的侧壁间隔物下方。 其中，所述漏极结构包括:漂移区域，延伸至所述栅极下方以与所述栅极部分重叠；以及漏极接触区域，位于所述漂移区域中；其中所述漂移区域和漏极接触区域均具有第二导电类型。其中，所述第一离子井与所述漂移区域相邻。其中，所述漏极接触区域设置为与所述第二侧壁上的侧壁间隔物的边缘相邻。其中，所述第二侧壁上的侧壁间隔物下方的漂移区域中没有提供轻掺杂漏极。其中，所述第二离子井的掺杂浓度大于所述第一离子井的掺杂浓度。其中，所述第一离子井的掺杂浓度的范围在1 X 1015atoms/com3至1X10 16atoms/com3之间；和/或，所述第二离子井的掺杂浓度的范围在IX 1015atoms/com3至5X 10 16atoms/com3之间ο其中，进一步包括:井提取区域，位于所述第二离了井中。其中，所述栅极包括:导电层，所述导电层包括:掺杂多晶硅、金属或者金属硅化物。其中，进一步包括:金属硅化物阻挡层，其中所述漏极接触区域与所述金属硅化物阻挡层的边缘相邻。其中，所述金属硅化物阻挡层覆盖所述第二侧壁上的侧壁间隔物，并且延伸至所述栅极的顶面。本专利技术提供了一种高电压金属氧化物半导体晶体管设备，包括:半导体基底，具有第一导电类型；栅极，覆盖在所述半导体基底上面；栅电介质层，位于所述栅极和半导体基底之间；所述栅极的每个侧壁上的侧壁间隔物；漏极结构，位于所述半导体基底中且处于所述栅极的一侧，其中所述漏极结构包括:漂移区域和漏极接触区域，所述漂移区域具有第二导电类型并且延伸至所述栅极下方，以与所述栅极部分重叠，所述漏极接触区域具有所述第二导电类型且位于所述漂移区域中；第一离子井，具有所述第一导电类型且位于所述半导体基底中，且与所述漂移区域相邻，其中所述第一离子井具有第一掺杂浓度；源极结构，位于所述半导体基底中且处于所述栅极中相对所述漏极结构的另一侦牝其中所述源极结构包括:第二离子井、源极接触区域和轻掺杂漏极区域，其中所述第二离子井具有所述第一导电类型且位于所述第一离子井中，所述源极触区域具有所述第二导电类型且位于所述第二离子井中，所述轻掺杂漏极区域位于所述第二离子井中且位于所述侧壁间隔物的下方，其中所述第二离子井延伸至所述栅极下方，以与所述栅极部分重叠，并且所述第二离子井具有第二掺杂浓度，其中所述第二掺杂浓度高于所述第一掺杂浓度；以及沟道区域，由所述第二离子井和所述栅极之间的重叠区域和所述第一离子井和所述栅极之间的重叠区域组成。本专利技术提供了一种高电压金属氧化物半导体晶体管设备，包括:半导体基底，具有第一导电类型；栅极，覆盖在所述半导体基底的上面；栅电介质层，位于所述栅极和所述半导体基底之间。所述栅极的每个侧壁上的侧壁间隔物；漏极结构，位于所述半导体基底中且处于所述栅极的一侧；第一离子井，位于所述半导体基底中且具有所述第一导电类型；源极结构，位于所述半导体基底中并且空间上远离所述漏极结构；以及沟道区域，位于所述漏极结构和所述源极结构之间，其中所述沟道区域由两个栅重叠区域构成，所述两个栅重叠区域均具有所述第一导电类型且具有不同的掺杂浓度。本专利技术实施例的有益效果是:本专利技术实施例，沟道区域由第一离子井和栅极之间的重叠区域和第二离子井和栅极之间的重叠区域组成，其中第一离子井和栅极之间的重叠区域为有效的栅沟道长度，而该有效的栅沟道长度相比现有结构可以做得非常小，从而可以提高HVM0S半导体晶体管设备的截止频率。【附图说明】图1是根据本专利技术一实施例的HVM0S晶体管设备的截面示意图；图2是根据本专利技术另一实施例的HVM0S晶体管设备的截面示意图；图3是根据本专利技术又一实施例的HVM0S晶体管设备的截面示意图。【具体实施方式】本专利技术的一个或多个实现方式将通过参考附图的方式描述。其中，相同的附图标记用于指示相同的元件。其中，图示结构不必按比例绘制。此中使用的术语仅是出于描述特定实施例的目的，并不意味着限制本专利技术。此中使用当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种高电压金属氧化物半导体晶体管设备，其特征在于，包括：半导体基底；栅极，覆盖在所述半导体基底的上面；侧壁间隔物，位于所述栅极的相对的第一侧壁和第二侧壁上；漏极结构，位于所述半导体基底中；第一离子井，位于所述半导体基底中，并且与所述栅极部分重叠；源极结构，位于所述半导体基底中，并且远离所述漏极结构；以及沟道区域；其中，所述源极结构包括：第二离子井，位于所述第一离子井中并延伸至所述栅极下方以与所述栅极部分重叠；所述第一离子井和所述第二离子井具有相同的导电类型和不同的掺杂浓度；其中，所述沟道区域由所述第一离子井和所述栅极之间的重叠区域和所述第二离子井和所述栅极之间的重叠区域组成。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：蔣柏煜，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：中国台湾;71