图像处理片上系统和处理图像数据的方法技术方案

提供了图像处理片上系统和处理图像数据的方法。图像处理器位于片上系统中或者是较大的图像处理系统的部分。图像处理器可以包括应用处理器、编解码器模块和存储器控制器。图像处理器使用嵌入式存储器和/或外部存储器来处理、存储和读取图像数据。图像数据由多个像素构成，每个像素可以包括第一组位和第二组位，使用一个或多个地址，可以在存储器处在存储器的第一区域和第二区域中分开或同时访问第一组位和第二组位。第一组位可以对应于每个像素的较高有效位，并且第二组位可以对应于较低有效位。可以根据使用的数据总线的宽度和/或诸如显示器的与图像处理器连接的外围装置的特征来选择第一组位和第二组位中的每个中的位数。

【技术实现步骤摘要】
【专利说明】本申请要求于2014年8月21日在韩国知识产权局提交的第10-2014-0109039号韩国专利申请和2015年8月7日在美国专利商标局提交的第14/820，566号美国专利申请的权益，这些专利申请的公开内容通过引用全部包含于此。
专利技术构思涉及图像处理器，更具体地，涉及图像处理器、包括图像处理器的图像处理系统、包括图像处理系统的片上系统(SoC)以及操作图像处理系统的方法。
技术介绍
随着能够播放和存储高分辨率或高质量的图像的硬件的开发和普及，必须高效地处理高分辨率或高质量的图像信号。在处理图像信号时，图像处理器可以接收将要处理的图像信号并输出已处理的图像信号。将要处理的图像信号或者已处理的图像信号可以存储在存储器中，并且可以通过系统总线从存储器读取。包括在图像信号中的每个像素可以包括多位像素数据，并且发送/接收的位数可以根据信号处理特征而不同。这种可变位图像信号需要在处理器之间高效地传输。
技术实现思路
本公开提供一种高效地处理可变位图像信号的图像处理器、包括该图像处理器的图像处理系统、包括该图像处理器的片上系统(SoC)以及操作该图像处理器和图像处理系统的方法。在一些示例中，可以使用编解码器模块来对由CMOS图像传感器(CIS)产生的图像进行编码或解码。编解码器模块可以对编码图像进行接收和解码，解码图像可以表示多个像素。每个像素可以具有像素值，每个像素值可以由包括多个第一位和多个第二位的多个位表示。所有像素的第一位和第二位可以表示图像帧。图像帧可以是静止图像或运动图像(例如，包括视频信号)的部分。应用处理器(AP)可以控制像素值的存储和读取(S卩，数据访问)，并且还可以控制对像素值的处理操作(例如，压缩、抖动、逆抖动、编码/解码等)。存储器控制器可以用于通过将图像(例如，解码图像)的每个像素值的第一位和第二位存储到存储器和从存储器读取它们来对命令做出响应。每个像素值的第一位和第二位可以表示像素值的不同部分。例如，第一位可以是每个对应像素值的较高有效位，第二位可以是每个对应像素值的较低有效位。在第一操作中，存储器控制器可以从存储器仅访问多个像素的像素值的第一位。在第二操作中，存储器控制器可以从存储器访问多个像素的第一位和第二位。第一位可以存储在存储器中的由第一地址识别的位置处并随后从该位置读取，第二位可以存储在存储器中的由第二地址识别的位置处并随后从该位置读取。编解码器模块可以对解码图像的每个像素值的第一位和第二位执行抖动操作。总线可以在应用处理器的不同功能(例如，图像处理)块之间传送像素数据。总线可以被配置为支持每个像素值的第一位和第二位的传送，包括在对第一位和第二位进行的改变其值的任何信号处理之后(例如，在抖动操作之后)的传送。总线可以具有支持可与信号处理之前或之后的第一位对应的Μ位数据宽度。总线的宽度可以是Μ位或Μ的倍数(例如，在Μ = 8的情况下，总线宽度可以是8位、16位、32位、64位、128位等)，正整数Κ可以表示这样的倍数。存储器控制器可以在总线上单次、并行地控制Κ个像素值的第一位的访问，并且Κ可以具有大于或等于1的值。当存储器控制器在存储器(例如，嵌入在SoC中的嵌入式存储器或芯片外的外部存储器)中的所述存储器的第一地址和第二地址处存储像素值的第一位和第二位时，可以使用地址来识别存储器的最小可访问单位。存储器的最小可访问单位可以是Μ位，其中Μ是正整数。Ν位的数目也可以是正整数并且小于Μ。Ν位可以属于单个像素值，存储器的控制器(例如，存储器控制器)也可以组合多个Ν位(例如，多个像素的Ν位)来形成最小可访问单位。组合的像素可以相对于图像帧而彼此相邻。Μ位可以存储在存储器的第一区域的第一位置中，并且Ν位可以存储在存储器的第二区域的第二位置中。包含Μ位和Ν位的存储器位置可以是分别用第一地址和第二地址可寻址的。CMOS图像传感器(CIS)可以生成第一图像，第一图像包括表示所述第一图像的多个像素的多个第一像素值。每个第一像素值可以包括第一位和第二位。在第一位和第二位(例如，被编解码器模块)处理的情况下，结果可以是第二像素值。第一位可以对应于第二像素值，并且第二位可以对应于第一像素值。感测的第一图像可以经由预先配置的接口与应用处理器的中央处理单元或用于后续处理的另一个装置通信。处理器或编解码器模块可以具有灵活性，以根据总线的宽度来改变每个像素值的第一位和第二位的数目。因此，图像处理SoC可以因为这样的可塑性而置于不同的系统中(例如，安装在不同的封装件中和不同的板上)。在从存储器被读取时，第二图像数据的第一位和第一图像数据的第二位可以被编解码器模块重新处理(例如，逆抖动)和重新打包，以生成与来自CIS的原始的解码图像基本上相同的参考图像。半导体SoC还可以包括显示器控制器和抖动单元。抖动单元可以抖动由多个像素构成的解码图像，以创建与每个像素对应的Μ个抖动的位和Ν个未抖动的位，Ν是小于Μ的正整数。存储器控制器可以在存储器中存储与解码图像对应的多个像素的Μ个抖动的位和Ν个未抖动的位。总线可以提供存储器、存储器控制器、编解码器模块和处理器之间的通信，其中，总线宽度可以是ΚΧΜ，Κ和Μ是大于1的正整数。SoC的处理器、编解码器、存储器控制器或另一个功能块可以使用存储器的地址来访问存储器中的Μ个抖动的位和N个未抖动的位的组(sets of)。这种访问可以包括在总线上并行地接收K个像素值的Μ个抖动的位。显示器控制器可以仅向显示器提供Μ个抖动的位，或者另外提供多个像素的Ν个未抖动的位。显示器控制器可以经由预定的接口将Μ位和Ν位提供给显示器。类似于其他实施例的图像处理SoC，存储器的每个地址可以识别存储器的最小可访问单位，例如，存储器的最小可访问单位是Μ位。处理器、编解码器、存储器控制器或其他功能块也可以借助存储器的最小可访问单位通过总线来访问多个像素的Ν个未抖动的位。存储器可以形成在与半导体SoC相同的芯片内，或者存储器可以形成在(一个或多个)不同的芯片中。在半导体SoC的某些实施例中，可以绕开编解码器模块的一些内部处理块(例如，抖动电路)，使得针对将要被存储的每个像素将P个未处理(例如，未抖动)的位和N个未处理的位提供给存储器，其中P是大于或等于Μ的正整数。执行图像处理的半导体SoC可以是较大的图像处理系统的部分。该系统可以包括CMOS图像传感器(CIS)，所述CIS可以生成包括多个像素的第一图像数据的帧，所述多个像素中的每个像素具有包括第一图像数据的Μ个第一位和第一图像数据的N个第二位的像素值，Μ个第一位是像素值的较高有效位，并且与Μ个第一位相比，Ν个第二位是像素值的较低有效位。该系统还可以包括处理器，该处理器可以对第一图像数据执行信号处理操作，以生成第二图像数据的Μ个第三位和第一图像数据的Ν个第四位。该系统还可以包括存储器控制器，以将第二图像数据的Μ个第三位和第一图像数据的Ν个第四位存储到存储器。存储器可以在SoC外部。该系统还可以包括显示装置和显示器控制模块，使得显示器控制器可以将第二图像数据的至少Μ个第三位提供给显示装置；根据显示装置，显示器控制器也可以灵活地提供第一图像数据的Ν个第四位。因此，显示装置可以处理第二图像数据的Μ个第三位(例如，或者另外，第一图像数据的Ν个第本文档来自技高网...

【技术保护点】
一种图像处理片上系统，所述图像处理片上系统包括：应用处理器，所述应用处理器包括：编解码器模块；以及存储器控制器，其中，编解码器模块被配置为对编码图像进行接收和解码，解码图像被表示为多个像素，每个像素具有由包括第一位和第二位的多个位构成的像素值，其中，存储器控制器被配置为在第一操作中从存储器仅访问所述多个像素的像素数据的第一位，并且被配置为在第二操作中从存储器访问所述多个像素的第一位和第二位。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：郑暻娥，申善荣，吴镇鸿，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR