半导体器件及其制造方法技术

本发明专利技术涉及半导体器件及其制造方法。提供了具有改进性能的半导体器件。该半导体器件包括光电二极管和转移晶体管，光电二极管具有电荷存储层(n型半导体区)和表面层(p型半导体区)，转移晶体管具有栅电极和浮动扩散部。形成在第一导电类型的电荷存储层(n型半导体区)上方的第二导电类型的表面层(p型半导体区)包括具有低杂质浓度的第一子区和具有高杂质浓度的第二子区。第一子区布置得比第二子区更靠近浮动扩散部。

【技术实现步骤摘要】
【专利说明】相关申请的交叉引用包括说明书、附图和摘要的于2014年8月6日提交的日本专利申请N0.2014-160870的公开的全部内容通过引用并入本文中。
本专利技术涉及一种，更特别地，涉及可适于应用于制造包括例如固态成像元件的半导体器件的方法的技术。
技术介绍
已经发开了使用互补型金属氧化物半导体(CMOS)的固态成像元件即所谓的“CMOS图像传感器”作为典型的固态成像元件。CMOS图像传感器包括多个像素，各像素具有光电二极管和转移晶体管。日本未经审查的专利申请公开N0.2010-161236(专利文献1)公开了涉及光电转换器的制造方法的专利技术，该制造方法减少了对光电转换部分的蚀刻损伤，从而提高了对光电转换部分的保护区域中的偏移的控制精度。PCT国际申请公开N0.JP-T-2009-506542 (专利文献2)的日本翻译文献公开了一种专利技术，在该专利技术中，厚度是通用栅氮氧化物膜的厚度两倍的栅氮氧化物膜设置在CMOS成像器的感光区域上方，以减少光子在光电传感器的表面上的反射，从而导致暗电流减小。日本未经审查的专利申请公开N0.2010-161236PCT国际申请公开N0.JP-T-2009-506542的日本翻译文献
技术实现思路
另外期望具有光电二极管的半导体器件提高它们的性能，例如，以减小暗电流、暗时间中的白缺陷等。将通过下面结合附图对本说明书的详细描述，清楚地理解本专利技术的其它问题和新特征。根据本专利技术的一个实施例，提供了一种半导体器件，该半导体器件包括:光电二极管，其具有电荷存储层和表面层；转移晶体管，其具有栅电极和浮动扩散部。形成在第一导电类型的电荷存储层上方的第二导电类型的表面层包括具有低杂质浓度的第一子区和具有高杂质浓度的第二子区。第一子区被布置得比第二子区更靠近浮动扩散部。因此，在本专利技术的一个实施例中，可提高半导体器件的性能。【附图说明】图1是示出根据本专利技术的第一实施例的半导体器件的构造示例的电路框图。图2是示出本专利技术的第一实施例中的半导体器件的像素的构造示例的电路图。图3是示出本专利技术的第一实施例中的作为半导体器件的像素的部分的光电二极管ro和转移晶体管TX的平面图。图4是示出本专利技术的第一实施例中的半导体器件的外围电路区中形成的晶体管的平面图。图5是沿着图3的线A-A截取的截面图。图6是沿着图4的线B-B截取的截面图。图7是示出第一实施例中的半导体器件的制造工序的流程图；图8是示出第一实施例中的半导体器件的另一个制造工序的流程图；图9是第一实施例中的半导体器件的制造工序的步骤的截面图。图10是与图9中示出的步骤相同的半导体器件的制造工序的步骤的截面图。图11是图9中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图12是与图11中示出的步骤相同的半导体器件的制造工序的步骤的截面图。图13是图11中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图14是与图13中示出的步骤相同的半导体器件的制造工序的步骤的截面图。图15是图13中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图16是与图15中示出的步骤相同的半导体器件的制造工序的步骤的截面图。图17是图15中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图18是与图17中示出的步骤相同的半导体器件的制造工序的步骤的截面图。图19是图17中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图20是与图19中示出的步骤相同的半导体器件的制造工序的步骤的截面图。图21是图19中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图22是与图21中示出的步骤相同的半导体器件的制造工序的步骤的截面图。图23是图21中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图24是与图23中示出的步骤相同的半导体器件的制造工序的步骤的截面图。图25是示出根据本专利技术的第二实施例中的作为半导体器件中的像素的部分的光电二极管ro和转移晶体管TX的平面图。图26是沿着图25的线A-A截取的截面图。图27是第二实施例中的半导体器件的制造工序的步骤的截面图。图28是示出根据本专利技术的第三实施例中的作为半导体器件中的像素的部分的光电二极管ro和转移晶体管TX的平面图。图29是沿着图28的线A_A截取的截面图。图30是示出第三实施例中的半导体器件的制造工序的步骤的截面图。图31是示出根据本专利技术的第四实施例中的作为半导体器件中的像素的部分的光电二极管ro和转移晶体管TX的平面图。图32是沿着图31的线A-A截取的截面图。图33是根据本专利技术的第五实施例中的半导体器件的制造工序的步骤的截面图。图34是图33中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图35是图34中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图36是图35中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图37是图36中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。图38是图37中示出的步骤之后的半导体器件的制造工序的另一个步骤的截面图。【具体实施方式】以下，如有必要，为了方便起见，可通过将本专利技术的以下优选实施例划分成多个部分或多个实施例来描述这些实施例，除非另外指明，否则这些部分或这些实施例不是相互独立的。这些部分或实施例中的一个可以是其它部分或实施例中的部分或全部的修改例、详细描述、互补说明等。即使当参照以下实施例中的元件等的有关具体数量(包括元件的数量、数值、量、范围等)时，本专利技术也不限于该具体数量，并且可采取比该具体数量大或小的数量，除非另外指明，并且除了在原理上限于该具体数量时。显而易见，以下实施例中的组件(包括基本步骤等)不一定是必要的，除非另外指明，并且除了在原理上显然被视为必要时。同样地，当参照下面实施例中的组件等的形状、位置关系等时，与本文中描述的形状或位置关系基本上类似或逼近的任何形状或位置关系可被包括在本专利技术中，除非另外指明并且除了在原理上显然被视为不是这样时。对于以上的数值和范围，同样如此。以下，将基于附图详细描述本专利技术的一些实施例。在用于说明实施例的附图中，用相同或类似的附图标记指示具有相同功能的部件，并且将省略对其的重复描述。在下面的实施例中，在原理上将不再重复描述相同或类似部件，除非绝对必要。在实施例中使用的附图中，为了更好理解，甚至一些截面图可省略阴影。为了便于理解，甚至一些平面图也可通过阴影来指明。第一实施例在下文中，将参照附图详细描述根据本专利技术的第一实施例的半导体器件的结构和制造过程。在第一实施例中，将描述其中半导体器件是表面照射型CMOS图像传感器的示例，表面照射型CMOS图像传感器被设计成允许光从半导体衬底的表面侧进入。<半导体器件的结构>图1是示出本专利技术的第一实施例中的半导体器件的构造示例的电路框图。图2是示出像素的构造示例的电路图。图1示出布置成四行四列(4X4)阵列(或矩阵)的16个像素。像素的数量不限于此，并且可变化。例如，诸如相机的电子装置中实际使用的像素的顺序号是数百个。在图1中示出的像素区1A中，多个像素PU布置成阵列，在附图中被虚线包围的外围电路区2A设置在像素周围。外围电路区2A包括诸如垂直扫描电路VSC和水平扫描电路H本文档来自技高网...

【技术保护点】
一种半导体器件，所述半导体器件包括光电二极管和转移晶体管，所述光电二极管和所述转移晶体管被串联连接，所述转移晶体管包括：栅电极，所述栅电极经由栅绝缘膜来被形成在半导体衬底的主表面的上方；第一导电类型的源区，所述源区被布置在所述栅电极的一端侧上；以及所述第一导电类型的漏区，所述漏区被布置在所述栅电极的另一端侧上，并且所述光电二极管包括：所述第一导电类型的电荷存储层，所述电荷存储层被形成在所述半导体衬底中，并且还用作所述源区；以及第二导电类型的表面层，所述表面层被布置在所述电荷存储层的上方，所述第二导电类型与所述第一导电类型相反，其中，所述表面层包括具有低杂质浓度的第一子区和具有比所述第一子区的杂质浓度高的杂质浓度的第二子区，所述第一子区被设置成比所述第二子区更靠近所述漏区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：神野健，后藤洋太郎，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP