一种模块级边界扫描链的生成方法及系统技术方案

本发明专利技术公开了一种模块级边界扫描链的生成方法及系统，包括分析初始网表的边界逻辑，提取初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；根据边界逻辑报告设置测试配置模板生成测试配置文件；根据测试配置文件在初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；根据边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表；可见，该边界扫描链在模块内部逻辑测试时作为输入端口加载测试向量和输出端口采集测试生成数据，在模块外部逻辑测试时作为模块的包装，屏蔽模块内部逻辑，仅提供少数边界逻辑供模块外部测试，提高各模块之间及子模块与顶层之间的逻辑测试覆盖率。

【技术实现步骤摘要】

本专利技术涉及芯片设计
，更具体地说，涉及一种模块级边界扫描链的生成方法及系统。
技术介绍
随着现代集成电路技术的快速发展，芯片的设计和制造规模不断提高。芯片的层次化设计方法成为超大规模集成电路设计的必然选择。它带来设计周期缩短、设计成本降低的同时，也给芯片的测试带来一定的困难。因此，如何在保证模块间逻辑测试覆盖率的同时产生优化的边界扫描链是现在需要解决的问题。
技术实现思路
本专利技术的目的在于提供一种模块级边界扫描链的生成方法及系统，以保证模块间逻辑测试覆盖率的同时产生优化的边界扫描链。为实现上述目的，本专利技术实施例提供了如下技术方案:—种模块级边界扫描链的生成方法，包括:分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进彳丁标定；根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表。优选的，根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定之后，包括:生成插入测试逻辑报告。优选的，根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表之后，包括:生成边界扫描链报告。优选的，所述边界逻辑报告包括所述初始网表每个端口的端口类型、扇入寄存器数、扇出寄存器数和最大组合逻辑深度。优选的，根据所述边界逻辑报告，设置测试配置模板生成测试配置文件，包括:分析所述边界逻辑报告，并根据所述边界逻辑报告设置所述测试配置模板的选项，生成测试配置文件。—种模块级边界扫描链的生成系统，包括:边界逻辑分析单元，用于分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告，并根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；边界测试逻辑插入单元，用于根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；边界扫描链生成单元，用于根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表。优选的，所述边界测试逻辑插入单元还用于:生成插入测试逻辑报告。优选的，所述边界扫描链生成单元还用于:生成边界扫描链报告。优选的，所述边界逻辑报告包括所述初始网表每个端口的端口类型、扇入寄存器数、扇出寄存器数和最大组合逻辑深度。优选的，所述边界逻辑分析单元具体用于:分析所述边界逻辑报告，并根据所述边界逻辑报告设置所述测试配置模板的选项，生成测试配置文件。通过以上方案可知，本专利技术实施例提供的一种模块级边界扫描链的生成方法及系统，包括分析初始网表的边界逻辑，提取初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；根据边界逻辑报告设置测试配置模板生成测试配置文件；根据测试配置文件在初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；根据边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表，可见在模块级可测性设计时产生优化的边界扫描链，该边界扫描链在模块内部逻辑测试时作为输入端口加载测试向量和输出端口采集测试生成数据，在模块外部逻辑测试时作为模块的包装，屏蔽模块内部逻辑，仅提供少数边界逻辑供模块外部测试，提高各模块之间及子模块与顶层之间的逻辑测试覆盖率。【附图说明】为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例公开的一种模块级边界扫描链的生成方法流程示意图；图2为本专利技术实施例公开的一种边界逻辑示意图；图3为本专利技术实施例公开的另一种边界逻辑示意图；图4为本专利技术实施例公开的一种模块级边界扫描链的生成系统结构示意图；图5为本专利技术实施例公开的另一种模块级边界扫描链的生成系统结构示意图。【具体实施方式】下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例公开了一种模块级边界扫描链的生成方法及系统，以保证模块间逻辑测试覆盖率的同时产生优化的边界扫描链。参见图1，本专利技术实施例提供的一种模块级边界扫描链的生成方法，包括:S101、分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；参见图2和图3，为本实施例提供的边界逻辑示意图，它反映了一个模块的输入端口边界逻辑的两种结构形式。通常在无模块级边界扫描链的情况下，模块输入端口到寄存器输入端之间的组合逻辑很难被测试到。图中组合逻辑A和B的部分逻辑即为模块边界逻辑。对于组合逻辑门bl和b2而言，其数据通路是通过寄存器a2的输出端口经bl和b2，与模块输入端口 An的信号汇合后输入组合逻辑A。该数据通路的测试受模块输入端口 An的影响，也不容易测试到，但组合逻辑门bl和b2不能简单地归于边界逻辑范围。它是模块内部寄存器a2向边界逻辑反馈的数据通路，在测试时应综合考虑。其中，所述边界逻辑报告包括所述初始网表每个端口的端口类型、扇入寄存器数、扇出寄存器数和最大组合逻辑深度。具体的，参见图2，在本实施例中端口 A1至An为输入类型，其每一输入端口至寄存器al的数据通路中组合路径的级数，端口的扇出寄存器个数为1 (即寄存器al)，端口 An的内部反馈寄存器数为1 (即寄存器a2)，参见图3，端口 B到寄存器cl至cn的数据通路中最长的组合逻辑级数、端口的扇出寄存器个数为η (即寄存器cl至cn)、端口的内部反馈寄存器数为m(即寄存器dl至dm)等信息会被分析提取出来并输出至边界逻辑报告中。S102、根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；其中，根据所述边界逻辑报告，设置测试配置模板生成测试配置文件，包括:分析所述边界逻辑报告，并根据所述边界逻辑报告设置所述测试配置模板的选项，生成测试配置文件。具体的，在本实施例中的测试配置文件为指导S103和S104中完成相应功能的控制文档，其中包括:测试端口的选择、测试方式的选择等控制信息。并且在本实施例中，测试配置文件可以为可测性设计工程师分析边界逻辑报告生成测试配置文件，也可以为边界逻辑分析单元根据预定的分析规则，自动分析边界逻辑报告，生成的测试配置文件，在这里并不做限定。S103、根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；其中，根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定之后，包括:生成插入测试逻辑报告。具体的，在本实施例中，根据测试配置文件选择合适的测试逻辑结构和插入点，对初始网表的每一个端口完成边界测试逻辑插入，同时对边界寄存器进行标定。这里的插入测试逻辑报告可以为记录S103的执行结本文档来自技高网...

【技术保护点】
一种模块级边界扫描链的生成方法，其特征在于，包括：分析初始网表的边界逻辑，提取所述初始网表的每个端口的边界逻辑信息，生成边界逻辑报告；根据所述边界逻辑报告，设置测试配置模板生成测试配置文件；根据所述测试配置文件，在所述初始网表的端口插入边界测试逻辑，并同时对边界寄存器进行标定；根据所述边界寄存器的标定信息，产生相应的输入端口扫描链和输出端口扫描链，生成修改后的最终网表。

【技术特征摘要】

【专利技术属性】
技术研发人员：唐涛，王硕，石广，刘海林，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11