阵列基板和包含其的液晶显示器制造技术

本发明专利技术提出了一种阵列基板和包含其的液晶显示器。阵列基板包括具有薄膜晶体管区域和过孔区域的像素单元，像素单元包括从下至上依次堆叠的玻璃基板、第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，在薄膜晶体管区域中，玻璃基板上设置能被第一绝缘层覆盖的遮光金属件，第一绝缘层上设有能被第二绝缘层覆盖的有源层，有源层的两端分别与形成在第三绝缘层与第四绝缘层之间的源极和漏极相连，在第二绝缘层上设置能被第三绝缘层覆盖的栅极，在第四绝缘层上设置能被第五绝缘层覆盖的公共电极，在通孔区域中，在第五绝缘层上设置像素电极，并且在第四绝缘层上设置通孔以使像素电极穿过第五绝缘层与源极或漏极连接，其中，在通孔的下方绝缘式设置有垫层。该阵列基板能防止像素电极与源极或漏极之间的接触不良甚至是断线。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其是涉及一种阵列基板和包含其的液晶显示器。
技术介绍
在低温多晶硅面板设计制造中，如果阵列基板侧膜面凹凸不平，则会引起液晶显示器的液晶配向不良等问题。在现有技术中，通常是增加用于隔绝公共电极与源级/漏极之间的绝缘层的厚度，以起到平坦化的作用，从而增强液晶的配向效果。但是，由于此绝缘层与其它膜层相比较，厚度较大，则在导通薄膜晶体管的源级/漏极与像素电极时，需将此绝缘层进行挖孔设计。由于此绝缘层采用的是高分子材料，且挖孔较深，在制程上，容易使得绝缘层与其接触的膜层之间的分离，从而造成像素电极与源级或漏极之间接触不良，甚至是断线，最终影响液晶显示器的正常显示效果。这就要求要减小此绝缘层的厚度，以降低接触不良的风险。但是如果降低绝缘层的厚度势必又会影响此绝缘层的填平度，造成液晶配向不良。由此，需要提供一种新型的既不影响绝缘层的填平度也能改善像素电极与源极/漏极间的接触不良的问题的阵列基板。
技术实现思路
针对现有技术中所存在的上述技术问题，本专利技术提出了一种阵列基板和包含其的液晶显示器。该阵列基板在保证绝缘层的填平度以满足液晶配向的要求的同时，也能改善像素电极与源极/漏极间的接触不良的问题，以提高液晶显示器的显示效果。根据本专利技术的一方面，提出了一种阵列基板，包括具有薄膜晶体管区域和过孔区域的像素单元，像素单元包括从下至上依次堆叠的玻璃基板、第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，在薄膜晶体管区域中，玻璃基板上设置能被第一绝缘层覆盖的遮光金属件，第一绝缘层上设有能被第二绝缘层覆盖的有源层，有源层的两端分别与形成在第三绝缘层与第四绝缘层之间的源极和漏极相连，在第二绝缘层上设置能被第三绝缘层覆盖的栅极，在第四绝缘层上设置能被第五绝缘层覆盖的公共电极，在通孔区域中，在第五绝缘层上设置像素电极，并且在第四绝缘层上设置通孔以使像素电极穿过第五绝缘层与源极或漏极连接，其中，在通孔的下方绝缘式设置有垫层。在一个实施例中，垫层为金属层，并且在通孔的下方设置至少一层与遮光金属件、有源层或栅极相对应的金属层。在一个实施例中，在通孔的下方设置三层分别与遮光金属件、有源层和栅极相对应的金属层。在一个实施例中，金属层与其所对应的遮光金属件、有源层或栅极在同一工序下制造形成。在一个实施例中，通孔的内壁构造为阶梯状，并且第五绝缘层和像素电极均构造为能与阶梯状的通孔匹配。在一个实施例中，阶梯状的通孔的齿均匀分布。在一个实施例中，通过曝光工艺形成通孔，并且用于形成通孔的光刻掩膜上的透光率在由中间向四周方向上逐渐减小。在一个实施例中，通孔的锥度角构造为45-50度。在一个实施例中，通过曝光工艺形成通孔，并且用于形成通孔的光刻掩膜上具有开孔，开孔的壁构造为齿状。根据本专利技术的另一反面，提出了一种液晶显示器，其包括上述的阵列基板。与现有技术相比，本专利技术的优点在于，通过在通孔的下端设置垫层，以增加通孔的下方的层的厚度，从而在维持第四绝缘层不便的情况下，通孔的深度会相对减小，也由此能有效地降低或防止像素电极与源极或漏极之间的接触不良甚至是断线的风险，并有助于提尚液晶显不器的显不良率。【附图说明】下面将结合附图来对本专利技术的优选实施例进行详细地描述，在图中:图1显示了根据本专利技术的实施例的阵列基板；图2显示了根据本专利技术的第一实施例的像素单元；图3显示了根据本专利技术的第二实施例的像素单元；图4显示了根据本专利技术的第三实施例的像素单元；图5显示了根据本专利技术的第一实施例的掩膜；图6显示了根据本专利技术的第二实施例的掩膜；图7显示了根据本专利技术的第三实施例的掩膜；在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制。【具体实施方式】下面将结合附图对本专利技术做进一步说明。图1显示了本专利技术的阵列基板100。该阵列基板100包括多个矩阵式分布的像素单元I (即亚像素单元)。每个像素单元I均由薄膜晶体管2、像素电极17(见图2)、公共电极16(见图2)和存储电容器(未显示)组成。该薄膜晶体管2为低温多晶硅(LowTemperature Poly-Silicon，简称LTPS)薄膜晶体管，相比于传统的非晶娃(α-Si)薄膜晶体管，LTPS具有更高的载流子迀移率，因此实现更高的分辨率和更低的功耗，而且在阵列基板上器件的集成度也更高。如图2所示，像素单元I包括从下至上依次堆叠的玻璃基板5、第一绝缘层6、第二绝缘层7、第三绝缘层8、第四绝缘层9和第五绝缘层10。在薄膜晶体管区域3中，在玻璃基板5的上表面上设置遮光金属件11，且遮光金属件11能被第一绝缘层6覆盖。第一绝缘层6的上表面上设有有源层12，且有源层12能被第二绝缘层7覆盖。在第三绝缘层8与第四绝缘层9之间设置源极13和漏极14，并且源极13和漏极14分别设置在有源层12的两端。在第二绝缘层7上设置栅极15，且栅极15能被第三绝缘层8覆盖。在第四绝缘层9上设置公共电极16，且公共电极16能被第五绝缘层10覆盖。在通孔区域4中，在第五绝缘层10上设置像素电极17。在第四绝缘层9上设置通孔18，以使像素电极17穿过第五绝缘层10与源极13或漏极14电连接。其中，在与通孔18相对应的位置处设置绝缘式的垫层，用于减小通孔18的深度，以降低或避免像素电极17与源极13或漏极14之间的连接断线，从而保证像素电极17与源极13或漏极14的接触牢固度，以确保阵列基板100的良率。根据本专利技术的一个实施例，垫层为设置在通孔18的下方的金属层20，此金属层20与外界绝缘。也就是，不给予金属层20任何信号，金属层20只是作为增加通孔18的下方的层的厚度的部件，以使在维持第四绝缘层9不变的情况下，通孔18的深度相对减小。如果通孔18深度过大，容易造成第四绝缘层9与第五绝缘层10之间分离，而使得像素电极17与源极13或漏极14之间断线或接触不良的风险。而通过上述设置可以有效地减小通孔18的深度，从而有助于降低或防止上述的断线或接触不良的风险。由此通过设置金属层20便能提高像素电极17与源极13或漏极14的连接的安全性。同时，这种设置结构简单，易于实现。优选地，在通孔18的下方设置至少一层与遮光金属件11、有源层12或栅极15相对应的金属层20。例如，可以在通孔18的下方设置一层金属层20，并且此金属层20与遮光金属件11、有源层12，以及栅极15中的一个相对应。还可以在通孔18的下方设置两层金属层20，并且这两层金属层20分别与遮光金属件11、有源层12，以及栅极15中的任两个相对应。当然，还可以在通孔18的下方设置三层金属层20，这三层金属层20分别与遮光金属件11、有源层12，以及栅极15相对应，并且这三层金属层20分别设置在相邻的第一绝缘层6、第二绝缘层7和第三绝缘层8之间。进一当前第1页1 2 本文档来自技高网...

【技术保护点】
一种阵列基板，包括具有薄膜晶体管区域和过孔区域的像素单元，所述像素单元包括从下至上依次堆叠的玻璃基板、第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层，在所述薄膜晶体管区域中，所述玻璃基板上设置能被所述第一绝缘层覆盖的遮光金属件，第一绝缘层上设有能被所述第二绝缘层覆盖的有源层，所述有源层的两端分别与形成在所述第三绝缘层与第四绝缘层之间的源极和漏极相连，在所述第二绝缘层上设置能被所述第三绝缘层覆盖的栅极，在第四绝缘层上设置能被第五绝缘层覆盖的公共电极，在通孔区域中，在所述第五绝缘层上设置像素电极，并且在所述第四绝缘层上设置通孔以使所述像素电极穿过所述第五绝缘层与所述源极或所述漏极连接，其中，在所述通孔的下方绝缘式设置有垫层。

【技术特征摘要】

【专利技术属性】
技术研发人员：王聪，杜鹏，
申请(专利权)人：深圳市华星光电技术有限公司，武汉华星光电技术有限公司，
类型：发明
国别省市：广东;44