本发明专利技术公开了一种多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管。主要解决目前多沟道器件栅控能力差、栅漏电大及鳍式结构器件电流低的问题。其依次包括衬底(1)、第一层AlGaN/GaN异质结(2)、SiN钝化层(4)、绝缘栅介质层(5)和源漏栅电极，源漏电极分别位于SiN层两侧顶层AlGaN势垒层上，其特征在于：第一层异质结与SiN层之间设有GaN和AlGaN层，形成第二层AlGaN/GaN异质结(3)；绝缘栅介质层覆盖在第二层异质结顶部并包裹第一层及第二层异质结的两侧壁；栅电极位于绝缘栅介质层上。本发明专利技术器件栅控能力强，饱和电流大，栅漏电低，可用于短栅长低功耗低噪声微波功率器件。
【技术实现步骤摘要】
本专利技术属于微电子
，涉及半导体器件结构与制作，特别是一种多沟道鳍式结构的绝缘栅AIGaN/GaN高电子迀移率晶体管HEMT，可用于制作大规模集成电路。
技术介绍
近年来以SiC和GaN为代表的第三代宽禁带半导体以其大禁带宽度、高击穿电场、高热导率、高饱和电子速度和异质结界面二维电子气2DEG浓度高等特性，使其受到广泛关注。在理论上，利用这些材料制作的高电子迀移率晶体管HEMT、发光二极管LED、激光二极管LD等器件比现有器件具有明显的优越特性，因此近些年来国内外研究者对其进行了广泛而深入的研究，并取得了令人瞩目的研究成果。AIGaN/GaN异质结高电子迀移率晶体管HEMT在高温器件及大功率微波器件方面已显示出了得天独厚的优势，追求器件高频率、高压、高功率吸引了众多的研究。为了进一步推动GaN异质结器件在更大电流、更高功率、更低功耗、更高频率、开关模式、多值逻辑门等领域的应用，对于多沟道多异质结材料和绝缘栅器件的研究就显得很有必要。2005 年，Rongming Chu 报道了 AlGaN/GaN/AlGaN/GaN 材料结构，同时制做完成了双沟道的 HEMT 器件。参见 Rongming Chu, et al, AIGaN/GaN Double-Channel HEMTs, IEEETranscat1ns on electron devices, 2005.52 (4): 438。由于该结构有两个GaN层作为沟道层，故被称为双沟道AIGaN/GaN异质结。通过实验证明，双沟道中最邻近栅的沟道可以在高温、高压、高频等方面有屏蔽底层沟道少受影响的作用。与单沟道AIGaN/GaN异质结相比，双沟道AIGaN/GaN异质结可以有更高的2DEG总密度，使得器件饱和电流大幅度增加，对于功率应用的器件，饱和电流的提高至关重要。但是双沟道AIGaN/GaN异质结材料总势皇层厚度增加，使得器件栅与下面的沟道距离增大，降低了栅控能力，器件跨导峰值有所下降。2013年，鲁明等人对三沟道AIGaN/GaN异质结材料的结构仿真、材料生长、器件制备等进行了进一步的研究。参见鲁明硕士毕业论文，三沟道AIGaN/GaN异质结材料与器件研究。随着沟道数量的增加，由AIGaN/GaN组成的异质结的层数也增多，使得器件有三层的二维电子气层并联在源漏之间，这样更进一步降低了沟道电阻，提高了器件源漏电流。但是，随着沟道数量的增加，离栅极越远的沟道受到的控制越弱，栅极电压的控制能力下降引起跨导峰值下降，器件增益下降。而且由于栅控能力的下降，引起阈值电压的负向移动很大。栅极对多个沟道的控制能力的提高是个挑战。采用FinFET结构制作的AIGaN/GaN HEMT器件相对于普通GaN基HEMT器件，具有较多的优势。FinFET结构最大的优点就是采用了三维立体结构，由栅极将沟道从三个方向包裹了起来，沟道在三个方向都能受到栅极的较好控制，使得器件在沟道长度很短时，提高栅控能力，改善短沟道效应。在高速高频应用方面，FinFET结构器件具有良好的亚阈值特性。蔡勇等人报道了纳米沟道阵列AIGaN/GaN HEMT。参见Shenghou Liu, YongCai, Guodong Gu,et al.Enhancement-Mode Operat1n of Nanochannel Array(NCA)AIGaN/GaN HEMTs, IEEE ELECTRON DEVICE LETTERS, 2012，VOL.33，N0.3。三面环栅的 FinFET结构大大增强了栅极的控制能力。沟道中发生的应力弛豫减小了异质结处的压电极化，使存在于异质结附近的电子气浓度下降，使得阈值电压会正向偏移。随着纳米沟道宽度的减小，器件的峰值跨导逐渐增大，并且具有纳米沟道阵列器件的跨导比常规器件都大，峰值跨导增大55%。但是由于FinFET结构器件具有纳米量级的栅宽，而栅宽的缩小使得源漏电流明显下降，器件的电流驱动能力下降，不利于器件在大功率方面的应用。K1-Sik等人采用FinFET结构在常规势皇厚度AIGaN/GaN异质结上研究了增强型器件的制作，参见 K1-Sik Im, Dong-Hyeok Son, Ho-Kyun Ahn, et al.Performanceimprovement of normally off AIGaN/GaN FinFETs with fully gate-coverednanochannel, Solid-State Electronics 2013, 89:124 - 127。该研究结果报导的器件使得电流开关比更大，亚阈特性更优良，功耗更低，为实现高稳定性的GaN基数字电路打下良好基础。为了更进一步提高GaN基数字电路特性，必须采用纳米级栅长和栅宽，但FinFET的纳米级栅宽会使得电路器件单元的电流驱动能力减弱，饱和电流降低。常规的多沟道器件或FinFET结构器件大多采用肖特基接触制作栅电极。肖特基接触具有较大的反向泄漏电流，该泄漏电流的产生会增大静态功耗，降低击穿电压，同时降低器件噪声特性。岳远征等人研究报道了原子层淀积超薄高K介质A1203和Η??2作为栅介质的高性能AIGaN/GaN金属氧化物半导体高电子迀移率晶体管(M0S-HEMT)。参见YuanzhengYue, Yue Hao, et al.AIGaN/GaN M0S-HEMT With Hf02Dielectric and Al203lnterfacialPassivat1n Layer Grown by Atomic Layer Deposit1n,IEEE ELECTRON DEVICELETTERS，2008，VOL.29，N0.8。该晶体管采用高κ介质做介质栅，虽然能明显降低栅泄漏电流以及提高器件的击穿电压，但是由于该晶体管采用AIGaN/GaN单异质结结构，使得二维电子气密度较低，导致器件的饱和电流小；同时由于该晶体管采用一维栅结构，使得栅极对沟道的控制能力较弱，在沟道长度很短时，易出现短沟道效应，导致器件关态泄漏电流较大。
技术实现思路
本专利技术的目的在于针对上述已有技术的不足，提出一种多沟道鳍式结构的绝缘栅AIGaN/GaN高电子迀移率晶体管，以提高栅控能力，改善短沟道效应，降低关态泄漏电流和栅泄漏电流，提高器件饱和电流和击穿电压，满足GaN基电子器件在高压开关、数字电路领域的应用要求。为实现上述目的，本专利技术的技术方案如下:1.一种多沟道鳍式结构的绝缘栅AIGaN/GaN高电子迀移率晶体管，自下而上包括衬底、第一层AIGaN/GaN异质结、SiN钝化层、绝缘栅介质层和源漏栅电极，源电极和漏电极分别位于SiN钝化层两侧的顶层AlGaN势皇层上，其特征在于:第一层AIGaN/GaN异质结与SiN钝化层之间设有GaN层和AlGaN势皇层，形成第二层AIGaN/GaN异质结；绝缘栅介质层位于源漏之间，覆盖在第二层异质结的顶部并包裹第一层及第二层异质结的两个侧壁；栅电极覆盖在整个绝缘栅介质层上。作为优选，上述多沟道鳍式结构的绝缘栅AIGaN/GaN高电子迀移率晶体管，其特征在于:第一层AIGaN/GaN异质结中AlGaN势皇层厚度与第二层AIGaN/Ga本文档来自技高网...
【技术保护点】
一种多沟道鳍式结构的绝缘栅AlGaN/GaN高电子迁移率晶体管，自下而上依次包括衬底(1)、第一层AlGaN/GaN异质结(2)、SiN钝化层(4)、绝缘栅介质层(5)和源漏栅电极，源电极和漏电极分别位于SiN钝化层两侧的顶层AlGaN势垒层上，其特征在于：第一层AlGaN/GaN异质结(2)与SiN钝化层(4)之间设有GaN层和AlGaN势垒层，形成第二层AlGaN/GaN异质结(3)；绝缘栅介质层(5)位于SiN钝化层(4)之间，覆盖在第二层异质结(3)的顶部并包裹第一层异质结(2)及第二层异质结(3)的两个侧壁；栅电极覆盖整个绝缘栅介质层。
【技术特征摘要】
【专利技术属性】
技术研发人员：王冲，魏晓晓，何云龙，郑雪峰，马晓华，张进成，郝跃，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。