用于实现分层次和无损的分组抢先和交织以减少流控制器基于分组的网络中的等待时间抖动的方法、装置和系统。将结构分组划分成多个数据单元，不同结构分组的数据单元被缓存自不同的缓冲器中。从缓冲器中拉出数据单元，并添加至传输流，其中数据单元的组被交织。在被接收机接收时，数据单元的组被分开并缓存在不同的缓冲器中，其中同一结构分组的数据单元被集合在一起。在一个方面中，每个缓冲器与相应的虚拟通道(VL)相关联，并且结构分组在使用虚拟通道的结构链路上有效地传送。VL可能具有不同的优先级，其中较高优先级的VL中的结构分组的数据单元可能抢先在较低优先级的VL中的结构分组之前。通过传送数据单元而不是整个分组，可以为了较高优先级的分组而临时暂停分组的传输。支持按照嵌套方式的多个层次的抢先和交织。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】分层/无损的分组抢先以减少流控制的基于分组的网络中 的等待时间抖动 背景信息 近年来，对高性能计算（HPC)的使用和兴趣已出现大幅增长。过去，HPC通常与 所谓的"超级计算机"相关联。超级计算机在I960年代面世，最初以及数十年来主要由 SeymourCray在以SeymourCray的名字或首字母缩写命名的控制数据公司（CDC)、Cray研 究以及随后的多个公司制造。虽然1970年代的超级计算机仅使用几个处理器，但在1990 年代，具有数千个处理器的机器开始出现，并且近来已经实现具有数十万个"现成"的处理 器的大规模并行超级计算机。 存在许多类型的HPC架构，这些HPC架构以不同级别的规模和性能被实现和被研 究。然而，共同的思路是诸如处理器和/或处理器核之类的大量计算单元的互连，以用于以 并行的方式协作地执行任务。根据近来的芯片上系统（SoC)设计和提案，使用二维（2D)阵 列、三维环（torus)、环或其它配置在单个SoC上实现大量的处理器核或类似物。此外，研究 人员已经提出了 3DSoC，其中100个或甚至1000个处理器核以3D阵列互连。在多个服务 器板上的多个分开的多核处理器和SoC也可以间隔很近，多个服务器板又通过背板或类似 物通信地互连。另一常见方法是互连在通常以2D阵列配置的服务器的机架（例如刀片式服 务器和模块）中的多个互连计算单元。声称是世界上最快的超级计算机的IBMSequoia(红 杉）包括总计1，572, 864个核的服务器刀片/模块的96个机架的2D阵列，在峰值性能下 工作时消耗巨额的7. 9兆瓦。HPC的性能瓶颈之一是由在计算节点之间的多个互连上传送数据引起的等待时 间。典型地，这些互连以互连层次结构构造，最高速和最短的那些互连在处理器/SoC内处 于该层次结构的顶部，而等待时间随着沿层次结构级别向下而增加。例如，在处理器/SoC 级别之后，互连层次结构可包括处理器间的互连级别、板间的互连级别、以及将各个服务器 或各个服务器的聚集与其它机架中的服务器/聚集相连接的一个或多个附加的级别。 互连层次结构的一个或多个级别采用不同协议是常见的。例如，SoC之内的多个互 连典型地是专有的，而层次结构中的较低级别可采用专有或标准化的多个互连。不同的互 连级别还将典型地实现不同的物理（PHY)层。作为结果，必须在多个互连级别之间采用一 些类型的互连桥接。此外，当实现异构计算环境时，给定互连级别内的桥接可能是必须的。 在互连层次结构的较低级别，使用诸如以太网（在各种IEEE802. 3标准中定义） 和无限带宽（InfiniBand)之类的标准化互连。在PHY层，这些标准中的每一种支持有线连 接（诸如缆线和在背板上）以及光链路。以太网在0SI7层模型中的链路层（层2)上实 现，并且从根本上被视为链路层协议。无限带宽（InfiniBand)标准定义了用于无限带宽的 覆盖0SI层1-4的各个0SI层方面。 高性能结构可承载不同类型的业务，其中每种类型可具有对于等待时间的不同要 求。具体地，一些业务可能由非常大的消息组成，其等待时间不是关键的，而一些业务可能 由小消息组成，其等待时间直接影响应用的性能。通常，在结构的多个节点上运行的应用的 性能由完成任务的集群中的最后一个节点的完成时间决定。在这些应用中，对于这些等待 时间敏感的消息而言具有低的最小和平均等待时间是重要的，并且对于这些消息具有低的 最大等待时间也是关键的。最小和最大等待时间之间的跨度（称为等待时间抖动）应当小。 当小的消息和大的消息混合在结构中时，在小消息到达交换机端口而正好大分组 开始传输时，小消息会与大消息冲撞。在传统的结构中，小消息直到大消息完成时才能传 输。这增加了小分组遇到的交换机等待时间，并且显著增加了等待时间抖动。 许多结构通过限制大分组的最大尺寸、从而限制冲撞引发的延迟，来解决该问题。 该解决方案不利地影响了该结构的效率。由于小分组意味着需要更多分组来承载消息，并 且每个分组需要分组首部，所以需要更多的总位数来承载给定的消息。 已经作出提案以通过定义两类业务一一即时间关键和非时间关键，并允许时间关 键的帧抢先在非时间关键的帧之前，来解决以太网中的该问题。不同的提案允许被抢先的 帧在抢先之后重启或在抢先之后恢复，其中恢复是优选的选项。【附图说明】 通过参考与附图一起进行的下面的详细描述，本专利技术的前述的方面和许多伴随的 优点，将变得更加轻松地被理解，其中，在各个视图中，相同参考编号表示相同部件，除非另 作说明： 图1是示出根据一个实施例的包括结构架构的各种部件和互连的系统的高级视 图的不意图； 图2是描绘根据一个实施例的用于在结构链路上传送数据的该架构的多个层的 示意图； 图3是示出被集合在捆包中的多个微片（flit)的示意图。 图4是示出根据一个实施例的结构分组的结构的示意图； 图5是示出根据一个实施例的标准检测LTP的数据结构的示图； 图6是示出根据一个实施例的14位CRCLTP的数据结构的示图； 图7是示出根据一个实施例的增强检测LTP的数据结构的示图； 图8是示出根据一个实施例的标准检测空LTP的数据结构的示图； 图9a是示出根据一个实施例的用于4通道链路的传输方案的实施例的示图，其中 每次在链路结构与链路传送子层之间的接口处并行地处理两个用于标准检测LTP的微片； 图9b是示出根据一个实施例的用于4通道链路的传输方案的实施例的示图，其中 每次在链路结构与链路传送子层之间的接口处并行地处理两个用于增强检测LTP的微片； 图10是示出根据一个实施例的在4通道链路上传输具有两个控制位的14位CRC LTP的示意图，其中每次在链路结构与链路传送子层之间的接口处并行地处理两个微片； 图11是示出根据一个实施例的在8通道数据路径上并行地传输具有两个控制位 的两个14位CRCLTP的示意图，该8通道数据路径包括结合在一起的两个4通道链路； 图12是示出根据一个实施例的在采用4通道的两个链路端口之间的双向数据传 输的示例的示意图； 图13是示出交织来自从不同的虚拟通道上发送的两个FP的多个结构分组微片的 实施例的示例的示图； 图14是示出根据一个实施例的使用进栈和出栈（PushandPop)交织的示图； 图15是示出根据一个实施例的使用进栈和出栈交织和VL标记交织的组合的示 图； 图16是示出根据一个实施例的来自缓存在三个不同的VLFIFO中的三个结构分 组的多个微片的抢先交织的示例的组合示意图和时间流图，三个不同的VLFIFO与具有不 同优先级的VL相对应； 图17是示出根据一个实施例的来自缓存在三个不同的VLFIFO中的三个结构分 组的多个微片的冒泡交织和抢先交织的示例的组合示意图和时间流图，其中两个VL共享 优先级，而另一个VL具有更尚的优先级； 图18a和18b是示出传输LTP传输方案和使用按照通道的CRC和LTPCRC来检测 LTP通道和错误通道的示意图，其中 图18a描绘了根据一个实施例的LTP传输方案中的LTP的原始传输，而图18b描 绘了根据一个实施例的使用重放缓冲器在LTP传输流中的LTP的重传； 图18c是示出根据一个实施例的使用重试标记和往返标记来防止重放缓冲器LTP 被覆写本文档来自技高网...
【技术保护点】
一种装置，包括：发送端口，包括电路和逻辑，用于将多个结构分组中的每一个划分成多个数据单元；产生交织数据单元的传输流，其中从多个结构分组划分出的数据单元的组被交织；以及在链路上向外发送所述交织数据单元的传输流。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：T·D·罗维特，A·S·程，M·S·比利特拉，J·A·孔茨，T·M·里默，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。