半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底包括第一区域和第二区域，第一区域与第二区域导电类型不同；在第一区域形成至少一个第一伪栅极结构，第一伪栅极结构包括第一伪栅极，在第二区域形成至少一个第二伪栅极结构，第二伪栅极结构包括第二伪栅极；在半导体衬底、第一伪栅极结构和第二伪栅极结构上形成介质层，介质层与第一伪栅极结构顶部、第二伪栅极结构顶部相平；形成介质层后，去除第一伪栅极，在去除第一伪栅极处形成第一金属栅极；在第一金属栅极顶部形成保护层；以保护层为掩膜，去除第二伪栅极，在去除第二伪栅极处形成第二金属栅极。采用本发明专利技术的方法形成的半导体结构性能好。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及半导体器件的形成方法。
技术介绍
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，在MOS晶体管特征尺寸不断缩小情况下，为了降低MOS晶体管栅极的寄生电容，提高器件速度，金属栅极被引入到MOS晶体管中。图1至图7是现有技术中的PMOS晶体管中和NMOS晶体管中的金属栅极的形成方法的剖面结构示意图。参考图1，提供半导体衬底100，半导体衬底100包括NMOS区域A和PMOS区域B。在NMOS区域A形成至少一个第一伪栅极结构，所述第一伪栅极结构包括第一栅氧层101和位于第一栅氧层101上的第一伪栅极102。在所述PMOS区域B形成至少一个第二伪栅极结构，第二伪栅极结构包括第二栅氧层103和位于第二栅氧层103上的第二伪栅极104。第一伪栅极102和第二伪栅极104的材料都为多晶硅。在半导体衬底100、第一栅极结构和第二栅极结构上形成氧化硅层105，所述氧化硅层105与所述各伪栅极顶部相平。接着，参考图2，形成图形化的掩膜层106，所述图形化的掩膜层106覆盖PMOS区域B的氧化硅层105和第二伪栅极104。之后，去除所述NMOS区域A的第一伪栅极102 (参考图1)，在NMOS区域A的氧化硅层105内形成第一栅极凹槽107。接着，参考图3，在第一栅极凹槽107的底部和侧壁形成第一功函数层108，接着，形成第一铝层109，所述第一铝层109覆盖第一功函数层108、氧化层105和图形化的掩膜层 106。接着，结合参考图3和图4，采用化学机械研磨的方法去除高于氧化硅层105的第一铝层109和图形化的掩膜层106，在第一栅极凹槽107内形成第一铝栅极110。接着，结合参考图4和图5，采用干法刻蚀或湿法腐蚀的方法去除PMOS区域B的第二伪栅极104，相应的，在PMOS区域B的氧化硅层105内形成第二栅极凹槽111。接着，参考图6，在第二栅极凹槽111的底部和侧壁形成第二功函数层113，接着，形成第二铝层114，覆盖第二功函数层113、NM0S区域A的氧化硅层105和第一铝栅极110。接着，参考图7，采用化学机械研磨的方法去除高于氧化硅层105的第二铝层114(参考图6)，在第二栅极凹槽111内形成第二铝栅极115。采用现有技术的方法形成的NMOS晶体管的性能不好，严重时，无法工作。
技术实现思路
本专利技术解决的问题是采用现有技术的方法形成的NMOS晶体管的性能不好。为解决上述问题，本专利技术提供一种，包括:提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域与第二区域导电类型不同；在所述第一区域形成至少一个第一伪栅极结构，所述第一伪栅极结构包括第一伪栅极，在所述第二区域形成至少一个第二伪栅极结构，所述第二伪栅极结构包括第二伪栅极；在所述半导体衬底、第一伪栅极结构和第二伪栅极结构上形成介质层，所述介质层与所述第一伪栅极结构顶部和第二伪栅极结构顶部相平；形成所述介质层后，去除所述第一伪栅极，在去除所述第一伪栅极处形成第一金属栅极；在所述第一金属栅极顶部形成保护层；以所述保护层为掩膜，去除所述第二伪栅极，在去除第二伪栅极处形成第二金属栅极。可选的，所述保护层的材料为氮化钛。可选的，所述保护层的厚度为大于等于10埃且小于等于50埃。可选的，所述保护层的材料为氧化硅、氮化硅或氮氧化硅。可选的，所述保护层的厚度为大于等于10埃且小于等于30埃。可选的，在所述第一金属栅极顶部形成保护层的方法包括:在所述第一金属栅极、第二伪栅极和介质层顶部形成保护层材料层；在所述保护层材料层的表面形成图形化的掩膜层，以所述图形化的掩膜层为掩膜对所述保护层材料层进行刻蚀，在所述第一金属栅极顶部形成保护层；形成所述保护层后，去除所述图形化的掩膜层。可选的，以保护层为掩膜，去除第二伪栅极，在去除第二伪栅极处形成第二金属栅极的步骤包括:去除所述第二伪栅极，在所述介质层内形成第二栅极凹槽；在所述介质层、保护层上形成第二栅极材料层，所述第二栅极材料层填充满所述第二栅极凹槽；去除高于所述介质层的第二栅极材料层和保护层，在第二栅极凹槽内形成第二金属栅极。可选的，去除高于所述介质层的第二栅极材料层和保护层的方法为:采用化学机械研磨的方法同时去除高于所述介质层的第二栅极材料层和保护层。可选的，去除所述第一伪栅极和第二伪栅极的方法为干法刻蚀或湿法腐蚀。可选的，所述第一伪栅极和所述第二伪栅极的特征尺寸都大于40nm时，所述第一区域为NMOS区域，所述第二区域为PMOS区域，或者，所述第一区域为PMOS区域，所述第二区域为NMOS区域。可选的，所述第二伪栅极的特征尺寸小于等于40nm，或者，所述第一伪栅极和第二伪栅极的特征尺寸都小于等于40纳米时，所述第一区域为PMOS区域，所述第二区域为NMOS区域。与现有技术相比，本专利技术的技术方案具有以下优点:去除第二伪栅极的过程中，去除气体或者液体会对第一金属栅极顶部腐蚀，在第一金属栅极的顶部形成腐蚀层。在第一金属栅极顶部形成保护层，保护层可以防止去除第二伪栅极的去除气体或者液体对第一金属栅极的顶部进行侵蚀。形成第一金属栅极后，保护层还可以防止第一金属栅极的顶部被氧化。从而可以避免在第一金属栅极的顶部形成腐蚀层，进而提高后续工艺中形成的第一栅极接触插塞与第一金属栅极的电性连接，提高后续形成的半导体结构的性能。【附图说明】图1?图7是现有技术中的PMOS晶体管中和NMOS晶体管中的金属栅极的形成方法的剖面结构示意图；图8?图14是本专利技术具体实施例中的半导体器件的形成方法的剖面结构示意图。【具体实施方式】经发现和分析，采用现有技术的方法形成的NMOS晶体管的性能不好的原因如下:结合参考图4和图5，无论是采用干法刻蚀的方法或者湿法腐蚀的方法去除PMOS区域B的第二伪栅极104时，干法刻蚀的刻蚀气体或者湿法腐蚀剂中都含有Cl元素或Br元素，Cl元素或Br元素会浸蚀NMOS区域A的第一铝栅极110的顶部。另一方面，采用化学机械研磨的方法去除高于氧化硅层105的第一铝层109和图形化的掩膜层106后，在第一栅极凹槽107内形成第一招栅极110时,第一招栅极110的表面会暴露在空气中,这样，会在第一铝栅极110的顶面形成氧化铝层。因此，参考图5，将第二伪栅极104去除后，第一铝栅极110的表面会有大量的腐蚀层112，该腐蚀层112包括上述氧化铝成分。参考图7，化学机械研磨液无法与腐蚀层112进行反应。因此，采用化学机械研磨的方法去除高于氧化硅层105的第二铝层114，在第二栅极凹槽111内形成第二铝栅极115的过程也无法将腐蚀层112去除。腐蚀层112的存在会影响第一铝栅极110与后续在第一铝栅极110顶部形成的栅极导电插塞的电性连接。严重时，腐蚀层112的存在会使得第一铝栅极110的高度降低，从而进一步降低第一铝栅极110的电学性能。为解决上述问题，本专利技术提供了一种。采用本专利技术的方法形成的半导体结构的性能会有大幅度提高。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。参考图8，提供半导体衬底200，所述半导体衬底200包括第一区域A和第二区域B，所述第一区域A与第二区域B导电类型不同。在所述第一区域A形成至少一个第一伪本文档来自技高网...

【技术保护点】
一种半导体结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域与第二区域导电类型不同；在所述第一区域形成至少一个第一伪栅极结构，所述第一伪栅极结构包括第一伪栅极，在所述第二区域形成至少一个第二伪栅极结构，所述第二伪栅极结构包括第二伪栅极；在所述半导体衬底、第一伪栅极结构和第二伪栅极结构上形成介质层，所述介质层与所述第一伪栅极结构顶部和第二伪栅极结构顶部相平；形成所述介质层后，去除所述第一伪栅极，在去除所述第一伪栅极处形成第一金属栅极；在所述第一金属栅极顶部形成保护层；以所述保护层为掩膜，去除所述第二伪栅极，在去除第二伪栅极处形成第二金属栅极。

【技术特征摘要】

【专利技术属性】
技术研发人员：蒋莉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31