ITO薄膜的沉积方法及GaN基LED芯片技术

本发明专利技术公开了一种ITO薄膜的沉积方法，采用磁控溅射工艺进行ITO薄膜的沉积，包括以下步骤：利用射频和直流共溅射在基片表面沉积ITO缓冲层；利用DC溅射在所述ITO缓冲层表面沉积ITO薄膜层。其通过射频和直流共溅射，有效降低了溅射粒子对基片表面轰击造成的损伤。此外，本发明专利技术还提供了一种GaN基LED芯片，该芯片的ITO透明电极采用本发明专利技术的ITO薄膜的沉积方法制备而成。在进行ITO透明电极的沉积时，由于采用本发明专利技术的ITO薄膜的沉积方法，有效降低了溅射粒子对GaN基片表面轰击造成的损伤，从而降低了ITO透明电极与GaN基片之间的接触电阻，进而降低了LED芯片的能耗，增加了LED芯片的光电转化效率，提高了LED芯片的寿命。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别是涉及一种ITO(indium tin oxide,氧化铟锡)薄膜的沉积方法及GaN基LED芯片。
技术介绍
近年来，随着发光二极管(light emitting d1de, LED)技术的不断成熟，GaN基LED芯片被广泛应用于大功率照明、汽车仪表显示、大面积的户外显示屏、信号灯以及普通照明等不同领域。在LED芯片的制造过程中，ΙΤ0薄膜由于具有可见光透过率高、导电性好、抗磨损及耐腐蚀等优点被广泛应用于GaN基LED芯片的透明导电层。在ΙΤ0薄膜的制备方面，与传统的蒸镀工艺相比，磁控溅射技术制备的ΙΤ0薄膜不仅能够提升LED芯片的出光效率，而且能够降低生产消耗。此外，磁控溅射制备的ΙΤ0薄膜还具有更低的电阻率、更高的透过率、更高的折射率及更致密等优点。因此，一般用磁控溅射技术在外延层P-GaN表面沉积ΙΤ0透明导电层来制备LED。在传统的磁控減射ΙΤ0薄膜沉积中，一般采取直流(Direct Current, DC)減射方式。基片(如P-GaN基片)传输至磁控溅射仪的腔室后，抽真空，然后通入工艺气体，在靶材上施加DC功率启辉溅射，直接沉积ΙΤ0薄膜至所需厚度。在此过程中，启辉瞬间靶材的负偏压过高(约为-1000V)，维持溅射时靶材的偏压依然很高(约-260V)。由于磁控溅射主要是依靠溅射粒子沉积成膜，较高的瞬时电压和维持电压会使启辉瞬间和溅射过程中溅射粒子能量过高，对P-GaN基片的轰击较大，在ΙΤ0薄膜沉积过程中会造成P-GaN基片表面损伤，导致ΙΤ0薄膜与P-GaN的欧姆接触电阻升高，最终造成LED芯片能耗过高、电光转换效率降低甚至造成LED芯片的报废。
技术实现思路
基于上述问题，本专利技术提供了一种ΙΤ0薄膜的沉积方法，有效减小了 ΙΤ0薄膜沉积过程中对基片表面造成的损伤。同时，本专利技术还提供了一种GaN基LED芯片。为达到上述技术效果，本专利技术提供了:一种ΙΤ0薄膜的沉积方法，包括以下步骤:S100，利用射频和直流共溅射在基片表面沉积ΙΤ0缓冲层；S200，利用直流溅射在所述ΙΤ0缓冲层表面沉积ΙΤ0薄膜层。作为一种可实施方式，所述步骤S100中，靶材的偏压为-5V?-150V。作为一种可实施方式，所述步骤S100中，射频功率为100W?600W，直流功率为5W ?50W ；所述步骤S200中，直流功率为300?800W。作为一种可实施方式，所述ΙΤ0缓冲层与所述ΙΤ0薄膜层的沉积厚度之比为1:1.6 ?20。作为一种可实施方式，所述ΙΤ0缓冲层的沉积厚度为10nm?50nm,所述ΙΤ0薄膜层的沉积厚度为80nm?200nm。作为一种可实施方式，在所述步骤S100和S200中，还包括以下步骤:向反应腔室中通入氧气和氧气；其中，通入的氧气流量为lsccm?lOsccm,通入的IS气流量为 150sccm ?250sccm。作为一种可实施方式，在所述步骤S100中，采用如下工艺参数:通入的氧气流量为5SCCm，通入的氩气流量为200SCCm ;使用的直流功率为10W，使用的射频功率为300W。作为一种可实施方式，在所述步骤S200中，采用如下工艺参数:通入的氧气流量为5SCCm，通入的氩气流量为200SCCm ;使用的直流功率为500W。作为一种可实施方式，所述ΙΤ0缓冲层的厚度为20nm，所述ΙΤ0薄膜层的厚度为lOOnrn。本专利技术还提供一种GaN基LED芯片，包括ΙΤ0透明电极，所述ΙΤ0透明电极采用上述的ΙΤ0薄膜的沉积方法制备而成。本专利技术的有益效果如下:本专利技术的ΙΤ0薄膜的沉积方法，采用磁控溅射工艺进行ΙΤ0薄膜的沉积:首先利用射频(Rad1 Frequency, RF)和直流(Direct Current, DC)共減射在基片表面沉积一层ΙΤ0缓冲层，然后再利用直流溅射在ΙΤ0缓冲层表面沉积一层ΙΤ0薄膜层。在ΙΤ0薄膜层的沉积过程中，由于ΙΤ0缓冲层的存在，将基片表面隔绝，有效降低了高能量的溅射粒子对基片表面轰击造成的损伤。此外，本专利技术还提供了一种GaN基LED芯片，该芯片的ΙΤ0透明电极采用本专利技术的ΙΤ0薄膜的沉积方法制备而成。在进行ΙΤ0透明电极的沉积时，由于采用本专利技术的ΙΤ0薄膜的沉积方法，有效降低了溅射粒子对GaN基片表面轰击造成的损伤，从而降低了 ΙΤ0透明电极与GaN基片之间的接触电阻，进而降低了 LED芯片的能耗，增加了 LED芯片的光电转化效率，提高了 LED芯片的寿命。【附图说明】图1为本专利技术ΙΤ0薄膜的沉积方法的流程图。【具体实施方式】下面将结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。本专利技术提供了一种ΙΤ0薄膜的沉积方法，采用磁控溅射工艺进行ΙΤ0薄膜的沉积。参见图1，本专利技术的ΙΤ0薄膜的沉积方法包括以下步骤:S100:利用射频(RF)和直流(DC)共溅射在基片表面沉积一层ΙΤ0缓冲层。其中，基片可为GaN薄膜，也可为GaAs薄膜、GdS薄膜或Si02薄膜等。磁控溅射的成膜机理为:反应腔室中的工艺气体在一定的电压下放电产生等离子体，等离子体轰击靶材产生溅射粒子，溅射粒子沉积在基片的表面，形成薄膜。步骤S100通过RF和DC共溅射(即在靶材上同时施加RF偏压和DC偏压)在基片表面沉积一层Ι??缓冲层。由于RF偏压的感应，在靶材周围产生了大量带电粒子，大大增加了靶材周围溅射粒子的电流密度，与纯粹的DC溅射相比，同等功率下，大幅度减小了启辉电压和溅射过程中靶材的偏压，从而减小了溅射粒子的能量，降低了溅射粒子在基片上沉积时的轰击力度，进而有效降低了溅射粒子对基片表面造成的损伤，防止了溅射粒子对基片表面的掺杂结构的破坏。此外，在直流磁控溅射过程中，靶材容易发生“中毒”而产生节瘤，本专利技术中的RF和DC共溅射可有效降低靶材“中毒”的几率。步骤S100中，靶材的偏压直接影响到溅射粒子的能量。靶材偏压越大，溅射粒子的能量越高，沉积时对基片表面的轰击力度越大；靶材偏压越小，溅射粒子的能量越低，沉积时对基片表面的轰击力度越小。为了避免溅射粒子对基片表面造成损伤，作为优选，靶材的偏压为-5V?-150V。步骤S100中，RF功率和DC功率可调，通过调整RF功率和DC功率的比值可调整靶材的偏压。一般情况下，RF功率越大，靶材的偏压越小；DC功率越小，靶材的偏压也越小。为了保证靶材的偏压维持在较低的水平，步骤S100中，RF功率为100W?600W，DC功率为5W ?50ffo步骤S100中，所沉积的ΙΤ0缓冲层会受到基片表面的偏压的影响。如基片表面的偏压会影响所沉积的Ι??缓冲层的应力，一般情况下，基片表面的偏压越小，沉积的ΙΤ0缓冲层的应力越低。因此，在磁控溅射过程中应尽量将基片表面的偏压调至最低。RF功率会在基片上产生一个正向偏压，DC功率会在基片上产生一个负向偏压，通过调整RF功率和DC功率的比值可使基片表面的偏压为零或者很小。在其中一个实施例中，当RF功率为300W，DC功率为10W时，基片表面的偏压为0V?5V。需要说明的是，在步骤S100中，还可通过调整ΙΤ0缓冲层沉积时的薄膜温度、氧含量、沉积速率和沉积时间等工艺参数来调整ΙΤ0缓冲层的厚度和电学性质，从而达到降低ΙΤ0本文档来自技高网...

【技术保护点】
一种ITO薄膜的沉积方法，其特征在于，包括以下步骤：S100，利用射频和直流共溅射在基片表面沉积ITO缓冲层；S200，利用直流溅射在所述ITO缓冲层表面沉积ITO薄膜层。

【技术特征摘要】

【专利技术属性】
技术研发人员：耿波，王厚工，赵梦欣，文莉辉，夏威，陈鹏，刘建生，丁培军，
申请(专利权)人：北京北方微电子基地设备工艺研究中心有限责任公司，
类型：发明
国别省市：北京;11