一种具有测试图形的晶圆切割方法技术

本发明专利技术公开了一种具有测试图形的晶圆切割方法，通过将铜互连的测试结构电路及在线监控图案不再放入划片槽区域或者划片槽被切割区域不放置测试结构电路及在线监控图案，从而彻底的避免了激光切割过程中因铜的延展性、铜与氧化硅、氮化硅绝缘层的热应力系数差异较大的问题，而产生的芯片崩缺、应力分层现象，同时可获得高比例的、额外的芯片。在铜互连完成后的工艺中，将划片槽区域的氮化硅薄膜层去除，从而可以获得划片槽区域的剖面图从上往下看仅有氧化硅及衬底的硅，在有效提高激光扫描过程中划片槽区域微型裂纹的有效出现的同时，还能提高切割效率、切割后芯片的良率及封装成品率。

【技术实现步骤摘要】

本专利技术涉及半导体制备领域，具体涉及。
技术介绍
芯片制造过程中为了对在线制造工艺参数进行测试及监控、W及在工艺完成后对 芯片进行晶圆电学性能接收测试，相关的测试结构通常被放在芯片与芯片之间的划片槽区 域，本领域技术人员称之为芯片（或称晶圆）划片槽区域。 同时，先进制程芯片铜互连的工艺通常采用Iow-K(低介电常数）的绝缘层来改 良RC delay (延迟）效应，并且在铜互连金属层下面采用氮化娃绝缘层来防止铜的扩散。 测试结构电路及在线监控图案被放置于划片槽区域，为防止化学机械研磨铜过程中出现铜 的残留问题，在无测试结构的划片槽区域也放置不同种设计图案的假孔或假线形值ummy Pattern)，W降低压力、防止化学机械研磨的铜残留。 图Ia~Id为采用机械切割的示意图，首先，将晶圆2放置一防紫外线胶带1上， 并在晶圆2的表面涂覆一层保护层3,然后用一切割工具沿着划片区域将晶圆进行切割，将 晶圆2切割成图Id所示的结构。图2a~2d为在划片区域设置假线形时切割的示意图，首 先将晶圆2放置一防紫外线胶带1上，并在晶圆2的表面涂覆一层保护层3,然后采用激光 切割工艺定义出假线形，最后利用切割工艺将晶圆切割呈图2d所示的结构。 但是在对铜互连晶圆切割时技术人员发现如下问题： 由于铜具有的较好延展性，同时铜与氧化娃、氮化娃绝缘层的热应力系数差异较 大的问题，在采用激光切割划片槽区域过程中，会发生严重的崩缺W及芯片因应力分层现 象，并严重影响到芯片的良率及封装。 如图3a~3b所示，在4个芯片区域（chip area) 100之间设置有芯片划片槽区域 102,在芯片划片槽区域102内设置有测试结构电路及在线监控图案101。在进行切割时， 需要利用一切割工具103沿着切割区域102进行切割。但是在切割区域102由于设置有测 试结构电路及在线监控图案101，而测试结构电路及在线监控图案101 -般为铜测试组件 (化-test key)，在进行切割时，极易发生严重的崩裂W及芯片因应力分层现象，并对芯片 也造成了一定的损伤，参照图3b所示。 因此，在对芯片进行切割时如何避免上述问题为本领域技术人员致力研究的方 向。
技术实现思路
本专利技术公开了，通过本专利技术所提供的方法可很 好的解决在切割时容易产生的崩裂W及芯片分层现象，改善切割效果，进而提升器件良率； 同时可缩小切片区域所占面积，因此可获得高比例的、额外的芯片。 本专利技术所采用的技术方案为： ，其中，包括如下步骤： 步骤SI ;提供一待切割晶圆，在所述待切割晶圆上设置若干芯片区域W及测试组 件，并于相邻的所述芯片区域之间设置划片槽区域； 其中，所述划片槽区域内包括有一切割区域，所述测试组件设置在所述芯片区域 中，或者该测试组件设置于所述划片槽区域中除所述切割区域W外的区域中； 步骤S2 ;沿着所述切割区域进行切割，W将每个所述芯片区域分离，并通过所述 测试组件对所述芯片区域进行测试。 上述的具有测试图形的晶圆切割方法，其中，所述方法应用于金属互连工艺的后 段制程中。 上述的具有测试图形的晶圆切割方法，其中，所述测试组件为金属互连测试结构 电路及在线监控图案。 上述的具有测试图形的晶圆切割方法，其中，所述金属互连测试结构电路为铜互 连测试结构电路。 上述的具有测试图形的晶圆切割方法，其中，所述划片槽区域表面设置有绝缘材 料层。 上述的具有测试图形的晶圆切割方法，其中，所述绝缘材料层为氮化娃层。 上述的具有测试图形的晶圆切割方法，其中，当所述测试组件位于所述划片槽区 域中时，所述测试组件位于所述绝缘材料层的上方。 上述的具有测试图形的晶圆切割方法，其中，采用机械切割或者激光切割进行切 割。[002引上述的具有测试图形的晶圆切割方法，其中，所述划片槽区域的宽度为Sum~ 200um。 上述的具有测试图形的晶圆切割方法，其中，所述芯片区域内均设置有集成电路。 本专利技术提出将铜互连的测试结构电路及在线监控图案不再放入划片槽区域或者 划片槽被切割区域不放置测试结构电路及在线监控图案，从而彻底的避免了激光切割过程 中因铜的延展性、铜与氧化娃、氮化娃绝缘层的热应力系数差异较大的问题，而产生的芯片 崩缺、应力分层现象。而且因为铜互连的测试结构电路及在线监控图案不再放入划片槽区 域，可W将划片槽区域设计得更小，因此可获得高比例的、额外的芯片。在铜互连完成后的 工艺中，将划片槽区域的氮化娃薄膜层去除，从而可W获得划片槽区域的剖面图从上往下 看仅有氧化娃及衬底的娃，还能在有效提高激光扫描过程中划片槽区域微型裂纹的有效出 现的同时，进一步提高切割效率、及切割后芯片的良率及封装成品率。【附图说明】 通过阅读参照W下附图对非限制性实施例所作的详细描述，本专利技术及其特征、外 形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例 绘制附图，重点在于示出本专利技术的主旨。 图Ia~Id为现有技术中采用传统机械切割的流程示意图； 图2a~2d为现有技术中对低K晶圆进行切割的流程示意图； 图3a为现有技术中测试组件分布的示意图； 图3b为切割后的示意图； 图4a~4b为本专利技术实施例一所提供的测试图案的布局及切割后示意图； 图5a~化为本专利技术实施例二所提供的测试图案的布局及切割后示意图； 图6为选用具有不同宽度的划片槽区域进行切割后得到不同芯片总数的趋势图。【具体实施方式】 下面结合附图对本专利技术的【具体实施方式】作进一步的说明： 本专利技术提供了，应用于铜互连工艺的后段制程 中，具体的包括如下步骤： 步骤Sl;首先提供一待切割晶圆，该待切割晶圆包括有若干芯片区域W及测试组 件，在芯片区域内设置有集成电路，相邻的芯片区域之间均设置划片槽区域，其中，在划片 槽区域内还包括有一切割区域；其中，测试组件设置于芯片区域中，或者位于划片槽区域中 且不与切割区域重叠。因此，当测试组件设置于芯片区域中，则划片槽区域可W全部作为切 割区域；当测试组件位于划片槽区域中，则划片槽区域除测试组件W外区域则为切割区域。 在本专利技术中，划片槽区域的宽度为Sum~200um ;测试组件为铜互连测试结构电路 及在线监控图案，且在测试组件的下表面设置有绝缘材料层，优选的，该绝缘材料层为氮化 娃薄膜，进而可W避免铜产生扩散从而对下方器件造成损伤。 步骤S2 ;沿着切割区域进行切割，W将晶圆上的芯片区域进行分离，并可通过测 试组件对所述芯片区域进行测试。在本当前第1页1 2 本文档来自技高网...

【技术保护点】
一种具有测试图形的晶圆切割方法，其特征在于，包括如下步骤：步骤S1：提供一待切割晶圆，在所述待切割晶圆上设置若干芯片区域以及测试组件，并于相邻的所述芯片区域之间设置划片槽区域；其中，所述划片槽区域内包括有一切割区域，所述测试组件设置在所述芯片区域中，或者该测试组件设置于所述划片槽区域中除所述切割区域以外的区域中；步骤S2：沿着所述切割区域进行切割，以将每个所述芯片区域分离，并通过所述测试组件对所述芯片区域进行测试。

【技术特征摘要】

【专利技术属性】
技术研发人员：彭坤，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31