一种抗单粒子效应的静态随机存储器单元制造技术

本发明专利技术提供一种抗单粒子效应的静态随机存储器单元，所述存储单元至少包括：第一交叉耦合型反相器，由第一上拉管和第二上拉管组成；第二交叉耦合型反相器，由第一下拉管和第二下拉管组成；传输管，由第一存取管、第二存取管、第三存取管及第四存取管组成。本发明专利技术的静态随机存储器单元可以有效延长存储单元翻转所需要的反馈时间，在恢复时间不变的情况下可以提高存储单元的抗单粒子翻转能力；本发明专利技术的抗单粒子静态随机存储器单元所采取的工艺与数字逻辑工艺完全兼容，具有寄生电容小、功耗低、天然的抗单粒子闩锁能力的同时，不会增大额外工艺成本。

【技术实现步骤摘要】

本专利技术属于存储器设计
，涉及一种静态随机存储器单元，特别是涉及一种抗单粒子效应的静态随机存储器单元。
技术介绍
传统的6T静态随机存储器单元，如图1所示，是由两个上拉管、下拉管和存取管构成；由于航天电子设备工作的环境恶劣，存储器单元饱受各种高能粒子的辐射；然而，存储器对高粒子辐射较为敏感。传统的存储器单元一般很难满足抗辐射要求；所以设计者常常在传统单元的基础上加以改进，以提高单元的抗辐射能力。单粒子效应和总剂量效应是辐射效应中的最常见也是最重要的两种。所谓单粒子效应，如图2所示，是指高能粒子入射到灵敏区(对于体硅器件来讲，灵敏区是指其漏端的反偏PN结；而对于绝缘体上硅器件来讲，是指器件关闭状态时的体区)时，粒子的能量被硅材料吸收，根据固体能带理论，处在价带的电子可以获得能量跃迁到导带，其对应的空穴则在价带内向下跃迁到更高能量的位置，这样电子和空穴都成了自由移动的载流子；由于周围电压施加电场的存在，使得自由移动的载流子做定向移动，形成电流，不过载流子的寿命有限，所以最终形成的电流是瞬态电流；瞬态电流在单元内的回路中造成电压降，使得所存储的数据发生变化，这种由于单个粒子造成存储单元发生逻辑错误的效应叫做单粒子效应。单粒子加固的方法很多，大多数的思路就是延长反馈回路的时间，降低单粒子造成的影响；如在回路中添加电阻或者添加电容，还有添加电阻和电容构成的RC回路，下面以回路中添加电阻的示意图来说明，如图2所示，假设Q存储节点存储高电平，此时第一上拉管(PU1)和第二下拉管(TO2)是导通的；第二下拉管(PU2)和第一下拉管(PD1)是截止的；当发生高能粒子辐射时，Q点电位下降；一方面第一上拉管的栅极为低电平，所以VDD向Q充电，使得电位升高；另一方面Q点电位下降，第二上拉管慢慢导通，所以VDD向QB充电，QB电位升高；它又会耦合到第一下拉管的栅极，使得Q点电位进一步降低；所以，前者使得Q点电位升高，恢复原来电位，这一恢复过程称之为恢复时间；后者使得Q点电位降低，进一步降低Q点电位，形成正反馈，这一反馈过程称之为反馈时间；在反馈回路中添加电阻，也就是延长了反馈时间，使得Q点电位下降变慢，努力维持高电平，使存储节点保持原有数据不发生变化。所谓总剂量效应，是指高能粒子入射到绝缘层中，电离出电子和空穴，由于电场的存在，电子很容易漂移到VDD进行复合，相对来讲，空穴运动速度慢，会在绝缘层中积累并在M0S管内部感应出相应的电子，引发管子的漏电，而这些漏电是不受M0S管栅极所控制，这对关闭的M0S管影响最为不利，它可能造成其无法正常关闭从而影响电路性能。在绝缘体上硅技术中，总剂量的加固方法很多，器件上常见的加固方法是将M0S管的体区引出来，接到固定电位上，从而降低总剂量效应。虽然在存储单元中引入电阻或者电容等无源器件，可以提高抗单粒子效应，但是电阻的阻值和电容的容值数量级较大，它必须采用额外的工艺来制造出电阻和电容；而且，就算制造出了这些无源器件，但是它的面积也是存储单元无法忍受的，针对SRAM单元，它是致命的影响。鉴于此，为了增强静态随机存储器单元的抗单粒子能力，本专利技术拟提出了一种延长反馈时间的方式，提高抗单粒子能力；另外，采用绝缘体上硅技术和体引出技术，也可以提高抗总剂量能力；这过程体现了本专利技术的一种构思。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种抗单粒子效应的静态随机存储器单元，用于解决现有技术中的随机静态存储器中引入电阻和电容后导致制作工艺复杂并且器件面积大的问题。为实现上述目的及其他相关目的，本专利技术提供一种抗单粒子效应的静态随机存储器单元，所述存储器单元至少包括:第一交叉耦合型反相器，由第一上拉管和第二上拉管组成；第二交叉耦合型反相器，由第一下拉管和第二下拉管组成；传输管，由第一存取管、第二存取管、第三存取管及第四存取管组成。优选地，所述第一上拉管的栅极与所述第二上拉管的漏极相连，所述第一上拉管的漏极与所述第二上拉管的栅极相连，所述第一上拉管的源极和第二上拉管的源极均接高电平；所述第一下拉管的栅极与第三存取管的源极、第四存取管的漏极相连，第一下拉管的漏极与所述第一上拉管的漏极相连，所述第二下拉管的栅极与所述第一存取管的源极、第二存取管的漏极相连，所述第二下拉管的漏极与所述第二上拉管的漏极相连，所述第一下拉管的源极和第二下拉管的源极均接低电平；所述第一存取管的源极与第二存取管的漏极相连，所述第一存取管的漏极连接存储单元的位线，所述第二存取管的源极与第一上拉管的漏极、第一下拉管的漏极相连构成第一存储节点，所述第一存取管的栅极和第二存取管的栅极均受字线控制；所述第三存取管的源极与第四存取管的漏极相连，所述第三存取管的漏极连接存储单元的反位线，所述第四存取管的源极与第二上拉管的漏极、第二下拉管的漏极相连构成第二存储节点，所述第三存取管的栅极和第四存取管的栅极均受字线控制。优选地，所述第一上拉管的栅极与所述第二上拉管的漏极相连，所述第一上拉管的漏极与所述第二上拉管的栅极相连，所述第一上拉管的源极和第二上拉管的源极均接高电平；所述第一下拉管的栅极与所述第四存取管的漏极相连，所述第一下拉管的漏极与第一上拉管的漏极、第一存取管的源极以及第二存取管的源极相连构成第一存储节点，第二下拉管的栅极与所述第二存取管的漏极相连，所述第二下拉管的漏极与第二上拉管的漏极、第三存取管的源极以及第四存取管的源极相连构成第二存储节点，所述第一下拉管的源极和第二下拉管的源极均接低电平；所述第一存取管的漏极连接存储单元的位线，所述第一存取管的栅极和第二存取管的栅极均受字线控制；所述第三存取管的漏极连接存储单元的反位线，所述第三存取管的栅极和第四存取管的栅极均受字线控制。优选地，所述第一上拉管和第二上拉管均为PM0S管，两个管子尺寸严格匹配，以增大单元稳定性。优选地，所述第一下拉管和第二下拉管均为NM0S管，两个管子尺寸严格匹配，以增大单元稳定性。优选地，所述第一上拉管、第二上拉管、第一下拉管以及第二下拉管均采用体引出技术，将体区接到固定电位。优选地，所述第一上拉管和第二上拉管的体区接到高电平，所述第一下拉管和第二下拉管的体区接到低电平。优选地，所述第一存取管、第二存取管、第三存取管及第四存取管均为NM0S管。优选地，所述抗单粒子效应的静态随机存储器单元的制作衬底为绝缘体上硅衬底SOI。还提供一种利用所述的静态随机存储单元来提高抗单粒子效应的用途。如上所述，本专利技术的抗单粒子效应的静态随机存储器单元，所述存储器单元至少包括第一交叉耦合型反相器，由第一上拉管和第二上拉管组成；第二交叉耦合型反相器，由第一下拉管和第二下拉管组成；传输管，由第一存取管、第二存取管、第三存取管及第四存取管组成。本专利技术可以有效延长存储单元翻转所需要的反馈时间，在恢复时间不变的情况下可以提高存储单元的抗单粒子翻转能力；本专利技术的抗单粒子静态随机存储器单元所采取的工艺与数字逻辑工艺完全兼容，具有寄生电容小、功耗低、天然的抗单粒子闩锁能力这些优点的同时，不会增大额外工艺成本。【附图说明】图1为传统SRAM6T单元的电路原理图。图2为现有技术中添加电阻的抗单粒子效应的SRAM6T单元的电路原理图。图3为本专利技术实施例一中的抗单粒子效应SRAM单本文档来自技高网...

【技术保护点】
一种抗单粒子效应的静态随机存储器单元，其特征在于，所述存储器单元至少包括：第一交叉耦合型反相器，由第一上拉管和第二上拉管组成；第二交叉耦合型反相器，由第一下拉管和第二下拉管组成；传输管，由第一存取管、第二存取管、第三存取管及第四存取管组成。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈静，何伟伟，罗杰馨，王曦，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：上海;31