垂直式探针卡及其工艺方法技术

本发明专利技术公开了一种垂直式探针卡及其工艺方法。该垂直式探针卡包含一底基板、一顶基板、一配线模块、多个第一导电高分子接点、多个第二导电高分子接点、一第一异向性导电薄膜，及一第二异向性导电薄膜。配线模块设置在底基板与顶基板之间。第一导电高分子接点，是相对于配线模块的接触垫，设置在底基板的下表面。第二导电高分子接点，是相对于配线模块的接触垫，设置在顶基板的上表面。第一导电高分子接点的配置，不同于第二导电高分子接点的配置。第一异向性导电薄膜设置在底基板与配线模块之间，并使底基板与配线模块电性相连。第二异向性导电薄膜设置在配线模块与顶基板之间，并使配线模块与顶基板电性相连。

【技术实现步骤摘要】

本专利技术关于一种垂直式探针卡，及其工艺方法。
技术介绍
晶片上的集成电路在制造完成后，会进行测试，以期将不良品(Bad Die)在封装前即予剔除，避免不良芯片进入封装，造成不必要的成本增加。通常待测晶片，处在80?150°C之高温环境下，12吋硅晶片(热膨胀系数(CTE)为2.8ppm/K)为例，晶片中心处至最外缘，就有23?44(μπι)的横向膨胀量，而以FR-4材料(CTE为18ppm/K)为基材所制作的针测卡，会有150?283 (μ m)的横向膨胀量。此温度效应会严重影响针测卡探针，与待测晶片铝垫(A1 pad)的对准精度。此外，现有针测卡的探针，使用坚硬的金属材料，容易刮伤待测晶片焊垫(Pads)，或位于凸块下方的金属层。
技术实现思路
有鉴于上述问题，本专利诸实施例，分别揭示新的垂直式探针卡，及其工艺方法。本专利技术一实施例的垂直式探针卡，包含一底基板、一顶基板、一配线模块、多个第一导电高分子接点、多个第二导电高分子接点、一第一异向性导电薄膜，及一第二异向性导电薄膜。配线模块设置在底基板，与顶基板之间。多个第一导电高分子接点设置在底基板的下表面，分别连接至配线模块相对通道下方的接触垫。多个第二导电高分子接点设置在顶基板的上表面，分别连接至配线模块相对通道上方的接触垫，其中该些第一导电高分子接点的布局，不同于该些第二导电高分子接点的配置。配线模块使各第一导电高分子接点，电性相连于对应的第二导电高分子接点。第一异向性导电薄膜，设置在底基板与配线模块之间，并使底基板与配线模块电性相连。第二异向性导电薄膜，设置在配线模块与顶基板之间，并使配线模块与顶基板电性相连。在至少一些实施例中，底基板、配线模块或顶基板，包含硅，或石英，或玻璃，或陶瓷。在至少一些实施例中，配线模块包含多个垂直贯通硅，或石英，或玻璃，或陶瓷基板的通道。在至少一些实施例中，各垂直贯通硅，或石英，或玻璃，或陶瓷的通道，包含铜。在至少一些实施例中，顶基板包含一晶片。在至少一些实施例中，晶片包含至少一刻槽。在至少一些实施例中，配线模块的厚度，介于50至ΙΟΟμ??之间(但本专利技术并不以此为限)。在至少一些实施例中，垂直式探针卡还包含一阻抗匹配电路，耦接到少部分的该些第二导电高分子接点。在至少一些实施例中，阻抗匹配电路可包含:如高输入阻抗/低输出阻抗的源极追随器，或运算放大电路，或仪表放大电路(但本专利技术并不以此为限)。本专利技术一实施例的垂直式探针卡的工艺方法，包含:将一第一异向性导电薄膜设置在一底基板的上表面；将一配线模块设置在该第一异向性导电薄膜的上表面；加热加压于该底基板、该第一异向性导电薄膜与该配线模块，使三者组合在一起；将一第二异向性导电薄膜设置在该配线模块的上表面；将一顶基板设置在该第二异向性导电薄膜的上表面；加热加压于该底基板、该第一异向性导电薄膜、该配线模块、该第二异向性导电薄膜与该顶基板，使其组合在一起；以及分别于该底基板的下表面与该顶基板的上表面，喷敷或涂布导电高分子材料。在至少一些实施例中，工艺方法包含于该顶基板上形成阻抗匹配电路。本专利技术实施例的垂直式探针卡优点，是因为有第一(或第二)异向性导电薄膜及第一(或第二)导电高分子接点的弹性效应，故可避免刮伤待测晶片焊垫，或是晶片凸块下方金属层的表面，以及可吸收探针、或待测晶片表面、或待测晶片的焊垫，在垂直方向上可能有不平坦的效应，而仍保持各接触点的电性导通；或可降低环境温度改变时，所产生的应变及应力等破坏效应。【附图说明】图1为本专利技术一实施例的垂直式探针卡的上视示意图。图2为沿图1割面线1000-1000的剖视图。图3为本专利技术另一实施例的垂直式探针卡的剖视示意图。图4为本专利技术另一实施例的晶片级(Wafer Level)垂直式探针卡的上视示意图。图5为本专利技术另一实施例的晶片级垂直式探针卡的上视示意图。图6为本专利技术另一实施例的晶片级垂直式探针卡的上视示意图。图7A至7D为本专利技术一实施例各层分解的截面图，其例示一种垂直式探针卡的工艺方法的步骤。其中，附图标记说明如下:l、la、lb、lc垂直式探针卡10配线模块上或下表面的内部导电通路11底基板12第一异向性导电薄膜13配线模块14第二异向性导电薄膜15顶基板16与底基板通道下方接触垫连接的第一导电高分子接点17与顶基板通道上方接触垫连接的第二导电高分子接点36阻抗匹配电路101异向性导电薄膜内有被上或下方接触垫挤压到的导电颗粒111垂直贯通底基板的通道112底基板下表面连接通道及第一导电高分子接点的焊接垫113底基板上表面连接通道及异向性导电颗粒的焊接垫121异向性导电薄膜内没有被上或下方接触垫挤压到的导电颗粒131配线模块垂直贯通的通道132配线模块下表面连接通道及异向性导电颗粒的焊接垫133配线模块上表面连接通道及异向性导电颗粒的焊接垫134配线模块上或下表面的内部导电通路141异向性导电薄膜内有被上或下方接触垫挤压到的导电颗粒151垂直贯通顶基板的通道152顶基板下表面连接通道及异向性导电颗粒的焊接垫153顶基板上表面连接通道及第二导电高分子接点的焊接垫154刻槽【具体实施方式】参照图1与图2所示，至少一实施例的垂直式探针卡1包含:一底基板11、一第一异向性导电薄膜12、一配线模块(Interposer) 13、一第二异向性导电薄膜14、一顶基板15、多个第一导电高分子接点(Conductive Polymer Contacts) 16,及多个第二导电高分子接点17。底基板11、第一异向性导电薄膜12、配线模块13、第二异向性导电薄膜14及顶基板15,是在垂直方向上堆叠而成。多个第一导电高分子接点16与多个第二导电高分子接点17，分别设置于垂直式探针卡1的上、下表面，藉此让垂直式探针卡1，可以电性方式，连接测试机台与待测芯片或晶片，或显示器面板(但本专利技术并不以此为限)。底基板11、配线模块13与顶基板15等模块上的电路，可配合第一异向性导电薄膜12和第二异向性导电薄膜14，在配线模块13上或下表面，形成内部导电通路10，使各第一导电高分子接点16，可电性相连接至少一对应的第二导电高分子接点17。多个第一导电高分子接点16的配置，不同于多个第二导电高分子接点17的配置。为因应两者是不同配置，至少部分的第一导电高分子接点16，及其对应的第二导电高分子接点17间，可以配线模块13上的内部导电通路10，做水平延伸以进行配对连接。参照图1与图2所示，配线模块13设置在底基板11与顶基板15之间。多个第一导电高分子接点16相对于配线模块13，设置在底基板11的下表面。多个第二导电高分子接点17相对于配线模块13，设置在顶基板15的上表面。配线模块13可使垂直式探针卡1内的至少部分内部布局导电通路10 (或134)在水平延伸，让第一导电高分子接点16及其对应的第二导电高分子接点17电性相连。第一异向性导电薄膜12设置在底基板11与配线模块13之间，并使底基板11与配线模块(Interposer) 13之间，在部分同时有上方及下方接触垫的位置导通。第二异向性导电薄膜14设置在配线模块13与顶基板15之间，当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种垂直式探针卡，包含：一底基板；一顶基板；一配线模块，设置在该底基板与该顶基板之间；多个第一导电高分子接点，相对于该配线模块设置在该底基板上；多个第二导电高分子接点，相对于该配线模块设置在该顶基板上，其中该多个第一导电高分子接点与该多个第二导电高分子接点的配置不同，而且该配线模块使各该第一导电高分子接点与对应的该第二导电高分子接点电性相连；一第一异向性导电薄膜，设置在该底基板与该配线模块之间，并使该底基板与该配线模块电性相连；以及一第二异向性导电薄膜，设置在该配线模块与该顶基板之间，并使该配线模块与该顶基板电性相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：林君明，
申请(专利权)人：中华大学，
类型：发明
国别省市：中国台湾;71