本发明专利技术涉及大规模集成电路，为增强放大器的输入跨导和输出电阻，进而提高放大器的直流增益,最终实现在同等芯片面积的条件下，提高放大器的直流增益和增益带宽积，本发明专利技术采取的技术方案是，适用于TFT-LCD驱动电路的增益增强型运算放大器，由Recycling folded cascode放大级、输出电阻增强环路、跨导增强环路和高摆幅输出级组成；经Recycling folded cascode放大级输入差模信号Vin-和Vin+，再经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过高摆幅输出级到输出端。本发明专利技术主要应用于大规模集成电路。
【技术实现步骤摘要】
本专利技术涉及大规模集成电路，低压低功耗电路，TFT-1XD驱动电路，运算放大器，具体讲，涉及适用于TFT-1XD驱动电路的低功耗增益增强型运算放大器。
技术介绍
低压低功耗高增益大带宽运算放大器始终是低功耗模拟电路很活跃的研究领域。许多高增益单级运算放大器的增益增强技术可以广泛应用于便携式电子设备，例如:TFT-LCD驱动电路、电源管理等设备中。由于传统的高增益放大器受到增益级的数目和补偿电容的限制，提高带宽和直流增益是相互矛盾的，同时也是以牺牲功耗为代价的。降低功耗和提高增益而不牺牲芯片面积是模拟电路设计一个热门的研究领域。许多多级高增益放大器依靠增加增益级的数目，这增加了功耗，同时也带来更大的补偿电容，最终增加了芯片的面积。
技术实现思路
本专利技术意在弥补现有技术的不足，增强放大器的输入跨导和输出电阻，进而提高放大器的直流增益。最终实现在同等芯片面积的条件下，提高放大器的直流增益和增益带宽积。为此，本专利技术采取的技术方案是，适用于TFT-LCD驱动电路的增益增强型运算放大器，由Recycling folded cascode放大级、输出电阻增强环路、跨导增强环路和高摆幅输出级组成；经Recycling folded cascode放大级输入差模信号Vin_和Vin+，再经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过高摆幅输出级到输出端Vout。Recycling folded cascode放大级包括输入跨导增强级gml和cascode电流镜。输出电阻增强环路包括晶体管Mal-Ma8 ;跨导增强环路包括晶体管Mbl_Mb8 ;高摆幅输出级包括晶体管M5-M10。Recycling folded cascode 放大级由 PM0S 晶体管 Mla、Mlb、M2a、M2b、M5、M6、M7、M8、M9、M10 和 NM0S 晶体管 Mll、M12、M3a、M3b、M4a、M4b 组成；输入跨导增强级 gml 由 PM0S晶体管机&、]?113、]\123、]\1213、]\&11、]\&13、]\&15、]\&17、]\&1、]\&3、]\&5、]\&7 和 NM0S 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8 组成；cascode 电流镜由 NM0S 晶体管 Mil、M12、M3a、M3b、M4a、M4b组成。具体的实施电路结构如下:所述的放大器由第一至第二i^一 PM0S晶体管M0a、M0b、M0c、Mla、Mlb、M2a、M2b、Mal、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10以及第一至第十四 NM0S 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Ml 1、Ml2、M3a、M3b、M4a、M4b共35个M0S晶体管构成；其中:第一至第三、第十六、第十七PM0S晶体管M0a、M0b、M0c、M5、M6的源极共同接供电电源 VDD ;所有 PM0S 晶体管 M0a、M0b、M0c、Mla、Mlb、M2a、M2b、Mal、Ma3、Ma5、Ma7、Mbl、Mb3、Mb5、Mb7、M5、M6、M7、M8、M9、M10的衬底端接供电电源VDD ;除了第九至第十NM0S晶体管Ml 1、Ml2 外，所有 NMOS 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、M3a、M3b、M4a、M4b 的源极共同接地 GND ；所有 NMOS 晶体管 Ma2、Ma4、Ma6、Ma8、Mb2、Mb4、Mb6、Mb8、Ml 1、Ml2、M3a、M3b、M4a、M4b的衬底共同接地GND ；第一至第三PM0S晶体管MOa、MOb、MOc的栅极接第一偏置电压Vbl ;第一 PM0S晶体管MOa的漏极接第四至第七PM0S晶体管Mla、Mlb、M2a、M2b的源极；第四至第五PM0S晶体管Mla、Mlb的栅极接输入端Vp ;第六至第七PM0S晶体管M2a、M2b的栅极接输入端Vn ;第四、第二十PM0S晶体管Mla、M9的漏极共同接第i^一 NM0S晶体管M3a的漏极；第六、第二i^一 PM0S晶体管M2a、M10的漏极共同接第十三NM0S晶体管M4a的漏极；第七PM0S晶体管M2b、第^^一至第十二 NM0S晶体管M3a、M3b的栅极共同接第九NM0S晶体管Mil的漏极；第五PM0S晶体管Mlb、第十三至第十四NM0S晶体管M4a、M4b的栅极共同接第十NM0S晶体管M12的漏极；第九NM0S晶体管Mil的源极接第十二NM0S晶体管M3b的漏极；第十NM0S晶体管M12的漏极接第十四NM0S晶体管M4b的漏极；第九、第十NM0S晶体管M11、M12和第二十、第二^^一 PM0S晶体管M9、M10的栅极共同接第三偏置电压Vb3 ;第二十PM0S晶体管M9的源极和第十八PM0S晶体管M7的漏极共同接第十六、第十七PM0S晶体管M5、M6的栅极；第二^^一 PM0S晶体管M10的源极和第十九PM0S晶体管M8的漏极共同接输出端Vout ;第十八、第十九PM0S晶体管M7、M8的栅极共同接第二偏置电压Vb2 ;第十八PM0S晶体管M7的源极接第十六PM0S晶体管M5的漏极；第十九PM0S晶体管M8的源极接第十七PM0S晶体管M6的漏极；第八至第^^一 PM0S晶体管Mal、Ma3、Ma5、Ma7的源极共同接第二 PM0S晶体管MOb的漏极；第八PM0S晶体管Mai的栅极和漏极，第一 NM0S晶体管Ma2的栅极和漏极共同接第四PM0S晶体管Mla的源极；第^^一 PM0S晶体管Ma7的栅极和漏极，第四NM0S晶体管Ma8的栅极和漏极共同接第六PM0S晶体管M2a的源极；第九PM0S晶体管Ma3和第二 NM0S晶体管Ma4的栅极，第十PM0S晶体管Ma5和第三NM0S晶体管Ma6的漏极共同接第i^一 PM0S晶体管Ma7的栅极；第九PM0S晶体管Ma3和第二 NM0S晶体管Ma4的漏极，第十PM0S晶体管Ma5和第三NM0S晶体管Ma6的栅极共同接第八PM0S晶体管Mai的栅极；第一至第四NM0S晶体管Ma2、Ma4、Ma6、Ma8的源极共同接地GND ；第十二至第十五PM0S晶体管Mbl、Mb3、Mb5、Mb7的源极共同接第三PM0S晶体管MOc的漏极；第十二 PM0S晶体管Mbl的栅极和漏极，第五NM0S晶体管Mb2的栅极和漏极共同接第九NM0S晶体管Mil的漏极；第十五PM0S晶体管Mb7的栅极和漏极，第八NM0S晶体管Mb8的栅极和漏极共同接第十NM0S晶体管M12的漏极；第十三PM0S晶体管Mb3和第六NM0S晶体管Mb4的栅极，第十四PM0S晶体管Mb5和第七NM0S晶体管Mb6的漏极共同接第十五PM0S晶体管Mb7的栅极；第十三PM0S晶体管Mb3和第六NM0S晶体管Mb4的漏极，第十四PM0S晶体管Mb5和第七NM0S晶体管Mb6的栅极共同接第十二 PM0S晶体管Mbl的栅极；第五至第八NM0S晶体管Mb2、Mb4、Mb6、Mb8的源极共同接地G本文档来自技高网...
【技术保护点】
一种适用于TFT‑LCD驱动的增益增强型运算放大器，其特征是，由Recycling folded cascode放大级、输出电阻增强环路、跨导增强环路和高摆幅输出级组成；经Recycling folded cascode放大级输入差模信号Vin‑和Vin+，再经过输出电阻增强环路级和跨导增强环路级的交叉正反馈作用后，然后经过cascode电流镜的电流倍增作用，最终经过高摆幅输出级到输出端Vout。
【技术特征摘要】
【专利技术属性】
技术研发人员：肖夏，张庚宇，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。