具有延迟偏差检测和校准功能的数模转换器制造技术

本发明专利技术提供了一种具有延迟偏差检测和校准功能的数模转换器。该数模转换器增加了一路结构与正常数据通路相同的冗余通路，在对待校准通路进行校准时，由冗余通路对待校准通路进行的信号进行处理，从而不需要中断数模转换器的正常工作，极大方便了数模转换器通路的校准。此外，该数模转换器采用反馈调节的方式，对于延迟偏差检测电路的线性度要求较低，易于电路实现，并且还能够校准由温度漂移或工作环境变化所造成的延迟偏差变化及由互连线的长度不一致造成的延迟偏差，具有较强的实用价值和推广应用前景。

【技术实现步骤摘要】
具有延迟偏差检测和校准功能的数模转换器
本专利技术涉及电子电路
，尤其涉及一种具有延迟偏差检测和校准功能的数模转换器。
技术介绍
数模转换器(DAC)是将数字信号转换成模拟信号的电路。在通信系统应用中，采用高速、高性能DAC芯片不仅使得系统结构大大简化，同时提高了系统设计的灵活性和可移植性。正是这个原因，在许多领域，高速、高性能DAC芯片正逐步取代传统模拟电路，成为系统解决方案中新的研究热点。这些应用领域包括宽带无线通信、有线电缆宽带数据服务、光纤通信等。在上述应用领域中，高速DAC芯片的性能，尤其是动态性能，是决定系统性能的关键因素。DAC的动态性能(dynamicperformance)衡量的是芯片输出信号的频谱质量，主要指标包括无杂散动态范围(SFDR)、三阶交调(IM3)、信号与噪声失真比(SNDR)等。近年来，随着微电子工艺的发展以及电路设计技术的进步，采样率达到GSps(Sample-per-second)的高速电流舵型(highspeedcurrentsteering)DAC芯片受到越来越多关注。对于高速电流舵型DAC芯片而言，通常其动态性能受到以下几个方面因素的影响，包括：电流源失配(mismatch-of-current-sources)、与数据相关的输出阻抗变化(data-dependent-output-resistance-variation)、与数据相关的延迟偏差(data-dependent-delay-variation)等。上述影响因素中，第一个因素(电流源失配)和第二个因素(与数据相关的输出阻抗变化)，已经有成熟的解决方案。对于第三个因素，目前尚无较好的解决方案。延迟偏差是指，由于版图或者晶体管开关速度不一致，所造成的DAC的各个电流开关单元到达输出接点的延迟不同的现象。对于数据相关的延迟偏差，目前主要有以下几种解决思路：1、在DAC输出信号路径和时钟路径中采用树形结构，使得时钟到达最后一级D触发器的时刻一致，以及各个电流开关到输出接点的延迟一致。这种方法的缺点在于显著增加了版图的复杂度，寄生电容增大，可能限制时钟频率的提高，并引起DAC的高频性能的降低；另外，这种方法也不能消除最后一级D触发器以及电流开关中，由于晶体管阈值电压失配所引起延迟偏差；2、采用数字随机归零技术，这种技术消除了各种非理想效应与DAC输入数据的相关性，从而提高SFDR。这种方法的主要缺点在于，输出信号只能为归零码，限制了应用领域；其次，这种方法本质是将谐波失真转换成噪声，信噪比并不会改善。
技术实现思路
(一)要解决的技术问题鉴于上述技术问题，本专利技术提供了一种具有延迟偏差检测和校准功能的数模转换器。(二)技术方案本专利技术具有延迟偏差检测和校准功能的数模转换器包括：开关矩阵4、通路模块、延迟偏差检测电路7和状态机8。其中：开关矩阵4包括：N+1个输入端口和N+1个输出端口，其在选通信号的控制下，将其中之一的输入端口与其中之一的输出端口连通，N≥1。通路模块，包括N条数据通路和1条冗余通路，数据通路和冗余通路的结构相同，均包括一延迟控制单元，且对于每一条通路而言，且其输入端连接至开关矩阵中的一输出端口，其两个输出端分别连接至延迟偏差检测电路的输入端和数模转换器的输出端。延迟偏差检测电路7前端的待比较信号入口连接至N+1条通路共同的校准信号输出端，参考信号入口输入第二参考信号，用于获得待比较信号与参考信号之间的延迟偏差。状态机8后端连接至延迟偏差检测电路，其前端连接至开关矩阵和通路模块，用于：输出选通信号至开关矩阵和通路模块；并利用延迟偏差检测电路输出的延迟差，生成延时控制信号，并将该延时控制信号发送至待校准通路中的延迟控制单元，通过多次迭代反馈，最终使该待校准通路的输出信号与第二参考信号在时间轴上对准。(三)有益效果从上述技术方案可以看出，本专利技术具有延迟偏差检测和校准功能的数模转换器具有以下有益效果：(1)增加了一路结构与正常数据通路相同的冗余通路，在对待校准通路进行校准时，由冗余通路对待校准通路进行的信号进行处理，从而不需要中断数模转换器的正常工作，极大方便了数模转换器通路的校准；(2)由温度漂移或工作环境变化所造成的延迟偏差变化，也能及时被校准，从而使DAC长期稳定的保持高性能工作；(3)由互连线的长度不一致造成的延迟偏差也能被检测和校准，因此在版图设计时，可以按照最短路径互联的原则，从而减小寄生电容，有助于提高时钟频率，实现更高的DAC采样率；(4)采用反馈调节的方式，延迟偏差检测电路只需要获得延迟偏大或偏小的信息，对于延迟偏差检测电路的线性度要求较低，易于电路实现。附图说明图1为根据本专利技术实施例具有延迟偏差检测和校准功能的数模转换器的结构示意图；图2为图1所示数模转换器中电流开关单元的结构示意图；图3为图1所示数模转换器中延迟偏差检测电路的结构示意图。【符号说明】1-电流开关单元；2-数控延时线；3-重采样D触发器；4-开关矩阵；5-第一缓冲放大器；6-第二缓冲放大器；7-延迟偏差检测电路8-状态机；9-时间差放大器；10-时间数据转换器。具体实施方式本专利技术采用反馈调节的方式，增加了一路冗余通路，从而实现了数模转换器的延迟偏差检测和校准。为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。在本专利技术的一个示例性实施例中，提供了一种具有延迟偏差检测和校准功能的数模转换器。请参照图1，本实施例具有延迟偏差检测和校准功能的数模转换器包括：开关矩阵(MUXArray)4，包括：N+1个输入端口、N+1个输出端口，其在选通信号的控制下，可将其中之一的输入端口与其中之一的输出端口连通，N≥1；通路模块，包括N条数据通路和1条冗余通路，数据通路和冗余通路的结构相同，均包括一延迟控制单元，对于每一条通路而言，其输入端连接至开关矩阵中的一输出端口，其两个输出端连接至延迟偏差检测电路的输出端和数模转换器的输出端；延迟偏差检测电路7，其前端的待比较信号入口连接至N+1条通路共同的校准信号输出端(CalP/CalN)，参考信号入口输入第二参考信号REF2，用于获得待比较信号与第二参考信号REF2之间的延迟偏差；状态机8，其后端连接至延迟偏差检测电路，其前端连接至开关矩阵和N+1条通路，用于：(1)输出选通信号Cal〈N-1：0，REF〉至开关矩阵和N+1条通路，其中，在开关矩阵中，将待校准通路对应的信号输入冗余通路，将参考信号输入待校准通路，在N+1条通路的输出端，冗余通路输出的信号作为待校准数据通路的输出信号输出至数模转换器的输出端，待校准通路输出的信号被输出至延迟偏差检测电路；(2)利用延迟偏差检测电路输出的延迟差，生成延时控制信号，并将该延时控制信号发送至待校准通路中的延迟控制单元，通过多次迭代反馈，最终使该待校准通路的输出信号与第二参考信号在时间轴上对准；(3)在完成该待校准通路的校准之后，进行下一待校准通路的校准。可见，本专利技术中，在通道模块增加了一路冗余通路，该冗余通路与其他的数据通路具有相同的电路结构；在校准过程中，待校准通路的输入端通过开关矩阵连接到参考信号，该通路的输出信号与参考信号进行比较，获得两者之间的延迟差，并完成校准；冗余通道的输入本文档来自技高网...

【技术保护点】
一种具有延迟偏差检测和校准功能的数模转换器，其特征在于，包括：开关矩阵(4)、通路模块、延迟偏差检测电路(7)和状态机(8)，其中：开关矩阵(4)包括：N+1个输入端口和N+1个输出端口，其在选通信号的控制下，将其中之一的输入端口与其中之一的输出端口连通，N≥1；通路模块，包括N条数据通路和1条冗余通路，数据通路和冗余通路的结构相同，均包括一延迟控制单元，且对于每一条通路而言，且其输入端连接至开关矩阵中的一输出端口，其两个输出端分别连接至延迟偏差检测电路的输入端和数模转换器的输出端；延迟偏差检测电路(7)，其前端的待比较信号入口连接至N+1条通路共同的校准信号输出端，参考信号入口输入第二参考信号，用于获得待比较信号与参考信号之间的延迟偏差；状态机(8)，其后端连接至延迟偏差检测电路，其前端连接至开关矩阵和通路模块，用于：输出选通信号至开关矩阵和通路模块；并利用延迟偏差检测电路输出的延迟差，生成延时控制信号，并将该延时控制信号发送至待校准通路中的延迟控制单元，通过多次迭代反馈，最终使该待校准通路的输出信号与第二参考信号在时间轴上对准。

【技术特征摘要】
1.一种具有延迟偏差检测和校准功能的数模转换器，其特征在于，包括：开关矩阵(4)、通路模块、延迟偏差检测电路(7)和状态机(8)，其中：开关矩阵(4)包括：N+1个输入端口和N+1个输出端口，其在选通信号的控制下，将其中之一的输入端口与其中之一的输出端口连通，N≥1；通路模块，包括N条数据通路和1条冗余通路，数据通路和冗余通路的结构相同，均包括一延迟控制单元，且对于每一条通路而言，且其输入端连接至开关矩阵中的一输出端口，其两个输出端分别连接至延迟偏差检测电路的输入端和数模转换器的输出端；延迟偏差检测电路(7)，其前端的待比较信号入口连接至N+1条通路共同的校准信号输出端，参考信号入口输入第二参考信号，用于获得待比较信号与参考信号之间的延迟偏差；状态机(8)，其后端连接至延迟偏差检测电路，其前端连接至开关矩阵和通路模块，用于：输出选通信号至开关矩阵和通路模块；并利用延迟偏差检测电路输出的延迟差，生成延时控制信号，并将该延时控制信号发送至待校准通路中的延迟控制单元，通过多次迭代反馈，最终使该待校准通路的输出信号与第二参考信号在时间轴上对准；其中，所述通路模块中，数据通路和冗余通路中的延时控制单元为数控延时线；对于所述通路模块中的第n条通路，其包括：对齐电路，用于将开关矩阵上相应输出端口(On)输出的信号对齐至采样时钟；所述数控延时线，用于将对齐电路输出的信号按照状态机(8)输入的延时控制信号(Dlyn)进行延时；电流开关单元，其输入端连接数控延时线的输出端，输出端分别连接至数模转换器输出端或延迟偏差检测电路输入端，其在该条通路对应的选通信号(Caln)的控制下，将单位电流源产生的电流信号输出至数模转换器输出端口或延迟偏差检测电路的输入端口；其中，n＝0，1，……，N-1。2.根据权利要求1所述的数模转换器，其特征在于，所述状态机输出选通信号至开关矩阵和通路模块；所述开关矩阵在选通信号的控制下，将待校准通路对应的信号输入冗余通路，将第一参考信号输入待校准通路；所述通路模块在选通信号的控制下完成如下操作：将冗余通路输出的信号代替待校准数据通路的输出信号输出至数模转换器的输出端，将待校准通路输出的信号输出至延迟偏差检测电路。3.根据权利要求2所述的数模转换器，其特征在于：所述开关矩阵(4)具有N+1个输入端口IREF、I0～IN-1；以及N+1个输出端口OREF、O0～ON-1，其中，第一参考信号(REF1)输入至输入端口IREF，数据信号B0～BN-1输入至输入端口I0～IN-1；冗余通路连接至输出端口OREF，N条数据通路连接至输出端口O0～ON-1；其中，在控制端口输入的选通信号Cal〈N-1：0，REF〉的控制下，可将一输入端口输入的信号输出至任一不冲突的输出端口。4.根据权利要求3所述的数模转换器，其特征在于：在未进行校准的情况下，将输入端口IREF与输出端口OREF对应，将输入端口I0～IN-1分别与...

【专利技术属性】
技术研发人员：周磊，吴旦昱，黄银坤，武锦，金智，刘新宇，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：北京;11