一种形成用于NMOS晶体管装置的锗通道层的方法，该方法包括：a.提供具有侧壁的沟槽，所述侧壁由介电材料结构限定并邻接硅基材的表面；b.在所述表面上的所述沟槽中种植晶种层，所述晶种层具有前表面，所述前表面包含具有(111)取向的分面；c.在所述沟槽中的所述晶种层上种植应变弛豫缓冲层，所述应变弛豫缓冲层包含硅锗；d.在所述应变弛豫缓冲层上种植包含锗(Ge)的通道层；以及相关NMOS晶体管装置和CMOS装置。
【技术实现步骤摘要】
本专利技术涉及制造晶体管装置(优选NM0S晶体管装置)的锗通道层和相关装置的方法。
技术介绍
在CMOS生产中，通常需要使单一基材上具有各N0MS和PM0S晶体管装置的拉伸应变/无应变的和压缩应变的通道结构的组合。现有技术方案是针对拉伸和压缩应变的通道结构(通道层)提供不同的通道材料。使用诸如Ge基或II1-V基的通道材料带来了特定问题。在先进技术节点上，迫切地需要与常规应变和无应变Si通道参照装置相比具有较高迀移率的通道材料，旨在进一步加强装置性能。因此，锗基通道材料的营业用被认为是现有技术水平。在Yang，Appl.Phys.Lett.91, 102103(2007), (111)中，Ge 表面性质被报道为:与侧壁(110)或顶部(lOO)Ge表面相比，在任何通道应变条件下都具有改进的电子传递。需要允许制造在基材上使用相同通道材料(例如锗基通道材料)的拉伸应变和压缩应变的通道结构的方法。其中，一大挑战是生产Ge η-通道装置。实际上，需要内在电子迀移率高的低缺陷弛豫Ge翅片(low defective relaxed Ge fins)。在常规平面Ge nFET(例如具有(100) -Ge作为主要载体传送平面)中，已广泛报道了使用标准栅叠的迀移率较差。作为最近期的示例，C.H.Lee 等在 VLSI 2014，technology symposium，第 144 页(技术研讨会(technologysymposium))中报道了 300cm2/V.s的迀移率值，而在(111)-取向表面(平面)上迀移率可超过 400cm2/V.So【
技术实现思路
】本专利技术的目的是提供制造NM0S晶体管装置或NM0S晶体管装置的锗通道层的方法，通过该方法生产了低缺陷(低于lE8/cm3)弛豫Ge翅片结构，其还具有高载体迀移率(对于孔，高于50cm2/V.s，且对于电子，高于100cm2/V.s)。根据本专利技术，使用显示第一独立权利要求的技术特性的方法实现该目的。根据本专利技术的第一方面，公开了形成NM0S晶体管装置的锗通道层的方法，该方法包括:a.提供具有侧壁的沟槽(第一沟槽)，该侧壁由介电材料结构限定并邻接硅基材的表面，该沟槽优选具有(001)取向；b.在表面上的沟槽中种植晶种层，所述晶种层具有前表面，该前表面包含具有(111)取向的分面(facet);c.在沟槽中的晶种层上种植应变弛豫缓冲层，该应变弛豫缓冲层包含硅锗；d.在应变弛豫缓冲层上种植包含锗(Ge)的通道层。一个优势在于:晶种层在随后的应变弛豫缓冲层沉积期间促进形成具有(111)分面的前表面。优选地，基材是包含STI (浅沟槽隔离)的基材，且介电材料结构包含STI结构，后者例如包含二氧化硅。然后，在包含STI的基材中提供沟槽可包括对位于各相邻STI结构对之间的相应硅突出物开槽。根据优选的实施方式，晶种层的顶表面不是仅由(111)-分面组成。晶种层的特定分面取决于沟槽宽度。晶种层的厚度(优选在5-60nm的范围内)也可确定晶种层的最终分面性质。对于窄沟槽(宽度小于lOOnm，优选小于50nm，更优选小于30nm)，仅(111)分面可在晶种层的前表面上形成。对于窄和宽沟槽(后者的宽度大于lOOnm)，顶表面的边缘会成为(111)-分面化，而在沟槽的两个纵向侧壁之间的中心位置或中心部分附近，该表面可具有另一种取向，例如仍具有(001)取向，尤其是对于宽沟槽而言。应理解，(111)分面形成的驱动力是介电材料和SiGe或Ge半导体层之间的高界面能。可通过例如提高晶种层中的Ge含量或通过使用100% Ge晶种层(其导致种植的原子的表面扩散性提高)来促进(111)分面形成。或者，可通过提供足够的动能来促进(111)分面形成，所述动能也允许表面原子从介电层离开。这可以通过在充分高温(例如350-900°C的范围内)下种植晶种层，或者通过在晶种层和SiGe SRB之间施加种植阻断来实现，后者可与其他分面形成刺激方法联用。分面形成开始的关键温度随着Ge含量的增加而降低，并且如果种植被阻断，则更低。该关键温度还可取决于介电(沟槽侧壁)材料。根据优选的实施方式，该方法还包括在种植应变弛豫缓冲层之前施用温度步骤，优选在惰性气体气氛中。例如在队环境中，该温度优选高于或等于350°C，更优选高于或等于400°C。例如在H2环境中，该温度优选高于或等于400°C，更优选高于或等于450°C。根据优选的实施方式，该晶种层是锗基晶种层。其可包含SiGe或由SiGe组成，更优选地其可包含Ge或由Ge组成。根据优选的实施方式，该应变弛豫缓冲层是SiGe基的。其上(前)表面将包含具有(111)取向的分面。其前表面主要具有(111)取向的表面。至少SRB层的前表面的边缘区域具有(111)取向。该SRB层的锗含量优选在50-90%，更优选为70-80%。优选地，该SRB是完全应变弛豫的。根据优选的实施方式，该方法还包括a.提供具有侧壁的第二沟槽，该侧壁由介电材料结构限定，并邻接限定该第二沟槽的底表面的硅基材表面；b.在第一沟槽和第二沟槽中种植应变弛豫缓冲层，优选同时种植(此时，SRB模板(对于nFinFET是(111)且对于pFinFET是矩形)可供使用以种植p和nFinFET的通道沉积物)；c.在第一沟槽和第二沟槽中的应变弛豫缓冲层上种植包含锗的通道层，优选同时种植。根据优选的实施方式，该方法还包括提供封盖层，从而盖住晶种层，例如通过诸如沉积Si基层的原位工艺，之后提供第二沟槽(在STI结构之间蚀刻第二硅突起物)。该封盖层可用作针对CMOS装置的进一步加工期间所使用的化学处理的保护。该方法提供了同时形成单一 SRB层和N0MS与PM0S装置共有的通道层的机会。根据优选的实施方式，使硅沟槽(例如NM0S和PM0S沟槽)凹陷从而控制各翅片结构(包含Ge晶种、SRB层和通道层)的最终厚度。根据优选的实施方式，该方法包括提供沟槽且第二沟槽包括STI基材上硅突起物的凹陷蚀刻，且在表面的沟槽(第一沟槽)中种植晶种层之后提供第二沟槽。根据本专利技术的第二方面，公开了一种NM0S晶体管装置，其包括:-具有侧壁的沟槽，该侧壁由介电材料结构限定并邻接娃基材的表面；-表面上沟槽中的晶种层，该晶种层具有前表面，该前表面包含具有(111)取向的分面；-晶种层上沟槽中的应变弛豫缓冲层，该应变弛豫缓冲层包含硅锗；-应变弛豫缓冲层上包含锗(Ge)的通道层，所述通道层在所述沟槽中具有(111)取向。根据优选的实施方式，该晶种层是SiGe或锗晶种层。根据本专利技术的第三方面，公开了一种CMOS装置，其包含第二方面的实施方式中任一项所述的NM0S晶体管装置，且还包含PM0S装置，该PM0S装置包含-具有侧壁的第二沟槽，该侧壁由介电材料结构限定并邻接限定第二沟槽底表面的娃基材的表面；-第二沟槽中的应变弛豫缓冲层；-第二沟槽中应变弛豫缓冲层上的包含锗的通道层，该通道层具有(110)侧壁取向和(001)顶表面取向。本专利技术的各方面提供了若干优势。在外延种植中，一个优势在于，在翅片加工终末，使用常规和现有的CM0SFET平台生产(111)分面化的Ge通道。此外，在使用Ge晶种层概念时，优选对于nFinFET，例如可以保持pFinFET的翅片形本文档来自技高网...
【技术保护点】
一种形成用于NMOS晶体管装置的锗通道层的方法，所述方法包括：a.提供具有侧壁的沟槽，所述侧壁由介电材料结构限定并邻接硅基材的表面；b.晶种层在所述表面上的所述沟槽中种植晶种层，所述晶种层具有前表面，所述前表面包含具有(111)取向的分面；c.在所述沟槽中所述晶种层上种植应变弛豫缓冲层，所述应变弛豫缓冲层包含硅锗；d.在所述应变弛豫缓冲层上种植包含锗的通道层。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：J·米塔德，R·鲁，L·维特斯，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：比利时;BE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。