本发明专利技术公开了一种提高芯片可靠性的封装结构及其圆片级制作方法，属于半导体封装技术领域。其包括芯片单体和薄膜包封体，所述芯片单体的前后左右四个侧壁各设置加强结构，所述芯片单体由背面嵌入薄膜包封体内，在所述芯片单体的上表面和薄膜包封体的上表面覆盖绝缘薄膜层，并于所述芯片电极的上表面开设绝缘薄膜层Ⅰ开口，在绝缘薄膜层的上表面形成再布线金属层，所述再布线金属层与芯片电极实现电性连接，在再布线金属层的最外层设有输入/输出端，在输入/输出端处形成连接件，所述薄膜包封体的背面设置硅基加强板。本发明专利技术的封装方法通过圆片级封装工艺结合半刀工艺成形，节约了切割刀使用耗损，并提高了封装产品在使用过程中的可靠性。
【技术实现步骤摘要】
本专利技术涉及，属于半导体封装
技术介绍
圆片级芯片尺寸封装是在整个晶圆上进行再布线和焊锡球凸点制备，最后再切割为单颗待封装芯片的一种制作方式。该种封装的最终封装尺寸与待封装芯片尺寸相当，可以实现封装的小型化和轻量化，在便携式设备中有着广泛的应用。随着半导体硅工艺的发展，待封装芯片的关键尺寸越来越小，为了降低成本，在进行芯片制作时倾向于选择较先进的集成度更高的芯片制作工艺，这就使得待封装芯片的尺寸越来越小，待封装芯片表面的I/O密度也越来越高。为了确保待封装芯片与印刷线路板能够形成互连必须将高密度的1/0扇出为低密度的封装引脚，亦即进行圆片级芯片扇出封装。目前，在圆片级芯片扇出封装中最主要的是由英飞凌公司开发的eWLP封装，如图1所示，此封装结构中，由于待封装芯片2较小且其使用包封料仅包封其前后左右四个面及其背面而其前后左右四个面垂直背面，在加工过程中易造成切割刀的使用耗损，而在使用过程中，由于扇出封装应力的存在，也容易出现待封装芯片2在包封体1中因脱落而失效，影响封装产品在使用过程中的可靠性。
技术实现思路
承上所述，本专利技术的目的在于克服上述圆片级芯片扇出封装的不足，提供一种节约切割刀使用耗损、提高封装产品在使用过程中的可靠性的封装结构及其圆片级制作方法。本专利技术的目的是这样实现的: 本专利技术一种提高芯片可靠性的封装结构，其包括上表面设有芯片电极及相应电路布局的芯片单体，所述芯片单体的芯片本体的上表面覆盖芯片表面钝化层并开设有芯片表面钝化层开口，芯片电极的上表面露出芯片表面钝化层开口， 所述芯片单体的前后左右四个侧壁各设置一加强结构，所述加强结构包括两个斜面和上下连接该两个斜面的一平面； 还包括薄膜包封体，所述芯片单体由背面嵌入薄膜包封体内，在所述芯片表面钝化层开口内填充先形成镍层再形成金层的镍/金层，在所述芯片单体的上表面和薄膜包封体的上表面覆盖绝缘薄膜层I，并于所述镍/金层的上表面开设绝缘薄膜层I开口，在绝缘薄膜层I的上表面形成再布线金属层和绝缘薄膜层II，所述再布线金属层填充绝缘薄膜层I开口，所述再布线金属层通过镍/金层与芯片电极实现电性连接，在再布线金属层的最外层设有输入/输出端，所述绝缘薄膜层II覆盖再布线金属层并露出输入/输出端，在所述输入/输出端处形成连接件，所述薄膜包封体的背面设置硅基加强板。进一步地，所述加强结构包括靠近芯片电极的斜面的倾斜角α 1和远离芯片电极的斜面的倾斜角α 2，且α 2彡α 1。进一步地，所述倾斜角α 1的取值范围为10?90度，所述倾斜角α 2的取值范围为10?90度。进一步地，所述再布线金属层为单层或多层。进一步地，所述绝缘薄膜层I开口内植入金属柱，所述金属柱连接再布线金属层与镍/金层。进一步地，所述输入/输出端设置于芯片单体的垂直区域的外围。本专利技术一种提高芯片可靠性的封装结构的圆片级制作方法，包括步骤: 步骤一，取集成电路晶圆，其正面设有芯片电极及相应电路布局，覆盖于集成电路晶圆上表面的芯片表面钝化层于芯片电极上方开设芯片表面钝化层开口露出芯片电极的上表面； 步骤二，在芯片表面钝化层开口内先镀镍层再镀金层，形成填满芯片表面钝化层开口的镍/金层； 步骤三，对集成电路晶圆进行参数测试，将合格之集成电路晶圆的背面进行减薄工乙； 步骤四，利用半刀工艺分割上述集成电路晶圆，形成复数颗独立的芯片单体，所述芯片单体的四个侧面各形成具有两个斜面和上下连接该两个斜面的一平面的加强结构； 步骤五，在支撑载体的支撑载体本体上黏贴剥离膜； 步骤六，将芯片单体有序地倒装至支撑载体上，并增大彼此之间的距离，芯片单体的正面通过剥离膜与支撑载体本体固定； 步骤七，在真空环境下，在支撑载体上贴覆薄膜包封芯片单体，形成薄膜包封体； 步骤八，将硅基加强板键合至薄膜包封体的另一表面，并上下180度翻转； 步骤九，将支撑载体本体和剥离膜剥离芯片单体和薄膜包封体的表面，并对芯片单体的表面进行清洗，并去除残留物，露出镍/金层的上表面； 步骤十，在芯片单体的上表面和薄膜包封体的上表面贴覆绝缘薄膜层I ; 步骤十一，利用激光刻蚀工艺或光刻工艺形成绝缘薄膜层I开口露出镍/金层的上表面； 步骤十二，利用成熟的再布线金属层工艺形成再布线金属层，在再布线金属层的最外层设有输入/输出端，覆盖绝缘薄膜层II，并露出输入/输出端； 步骤十三，在再布线金属层的输入/输出端处形成连接件； 步骤十四，将硅基加强板的下表面减薄，硅基加强板留有厚度h，将上述通过圆片级工艺完成的提高芯片可靠性的封装结构沿切割线进行切割，形成复数颗独立的封装体。进一步地，在步骤四中，所述半刀工艺为先用刀口具有倾斜角度α 1的切割刀I，从集成电路晶圆的正面下刀，沿其切割道进行半刀切割开槽，具有倾斜侧面的刀口使得切割道侧壁同样具有倾斜角度α 1，切割深度取芯片单体的厚度的三分之一至三分之二之间，再更换彻底划裂集成电路晶圆的切割刀II，切割刀II的刀片宽度小于切割刀I的刀片宽度，形成复数颗独立的芯片单体。可选地，在步骤五中，所述剥离膜为UV剥离膜或者热剥离膜。本专利技术有益效果是: 1、本专利技术通过薄膜技术结合圆片级再布线金属层技术和芯片倒装技术实现单层或多层的扇出封装结构，以确保待封装芯片尤其是高引脚数的小芯片或超小芯片与印刷线路板能够实现高密度的I/o扇出为低密度的封装引脚，同时改进待封装芯片的切割方式，先用刀口具有一定倾斜角度的切割刀I，对待封装芯片先进行半刀切割，具有倾斜侧面的刀口使得切割道侧壁同样具有一定倾斜角度，再更换彻底划裂待封装芯片的切割刀II，切割刀II的刀片宽度小于切割刀I的刀片宽度，从而使待封装芯片的各侧面形成阶梯状，不仅增加其与薄膜包封体的结合力，提高了封装产品的可靠性，有利于封装结构的小型化、薄型化和轻量化发展，而且可以节省切割刀的使用耗损，降低生产成本； 2、本专利技术利用薄膜贴膜技术代替现有的技术，降低了封装工艺对设备的要求，同时薄膜背面设置有加强结构的硅基加强板不仅进一步加强了薄膜包封体的强度，减小了整个封装结构的翘曲度，而且加强了芯片单体的散热性能，有助于提高封装产品的可靠性。【附图说明】图1为现有圆片级芯片扇出封装结构不意图； 图2为本专利技术一种提高芯片可靠性的封装结构的封装方法的流程图； 图3A为本专利技术一种提高芯片可靠性的封装结构的实施例的剖面示意图； 图3B为图3A中薄膜包封体、芯片单体、焊球位置关系的正面示意图； 图4A?4R为图3的本专利技术一种提高芯片可靠性的封装结构的封装方法的流程图； 主要元件符号说明 芯片单体10 芯片本体11 芯片电极13 芯片表面钝化层15 芯片表面钝化层开口 151 镍/金层17 薄膜包封体2 再布线金属层4 输入/输出端411 绝缘薄膜层I 51 绝缘薄膜层I当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种提高芯片可靠性的封装结构，其包括上表面设有芯片电极及相应电路布局的芯片单体，所述芯片单体的芯片本体的上表面覆盖芯片表面钝化层并开设有芯片表面钝化层开口，芯片电极的上表面露出芯片表面钝化层开口， 其特征在于：所述芯片单体的前后左右四个侧壁各设置一加强结构，所述加强结构包括两个斜面和上下连接该两个斜面的一平面；还包括薄膜包封体，所述芯片单体由背面嵌入薄膜包封体内，在所述芯片表面钝化层开口内填充先形成镍层再形成金层的镍/金层，在所述芯片单体的上表面和薄膜包封体的上表面覆盖绝缘薄膜层Ⅰ，并于所述镍/金层的上表面开设绝缘薄膜层Ⅰ开口，在绝缘薄膜层Ⅰ的上表面形成再布线金属层和绝缘薄膜层Ⅱ，所述再布线金属层填充绝缘薄膜层Ⅰ开口，所述再布线金属层通过镍/金层与芯片电极实现电性连接，在再布线金属层的最外层设有输入/输出端，所述绝缘薄膜层Ⅱ覆盖再布线金属层并露出输入/输出端，在所述输入/输出端处形成连接件，所述薄膜包封体的背面设置硅基加强板。
【技术特征摘要】
【专利技术属性】
技术研发人员：张黎，龙欣江，赖志明，陈栋，陈锦辉，
申请(专利权)人：江阴长电先进封装有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。